E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog杂记
牛客
Verilog
刷题__01 四选一多路选择器
牛客
Verilog
刷题__01四选一多路选择器1题目概述描述制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d011d110d201d300信号示意图：输入描述：输入信号d1,d2,d3,
爱折腾的张Sir
·
2024-01-15 14:08
FPGA
fpga
perl
【
Verilog
】HDLBits题解——Circuits/Sequential Logic
SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68
·
2024-01-15 14:05
#
Verilog入门
verilog
HDLBits
fpga
【
Verilog
】HDLBits题解——
Verilog
Language
BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
HDLBits
Verilog
题解
【
Verilog
】HDLBits题解——Circuits/Combinational Logic
CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
Verilog
HDLBits
题解
【
Verilog
】HDLBits题解——Verification: Writing Testbenches
Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68
·
2024-01-15 14:35
#
Verilog入门
verilog
HDLBits
fpga
「HDLBits题解」Always casez
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscasez-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Always nolatches
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysnolatches-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:03
HDLBits
题解
Verilog
「HDLBits题解」Module cseladd
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulecseladd-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Always case
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:33
HDLBits
题解
Verilog
「HDLBits题解」Always case2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase2-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-15 14:28
HDLBits
题解
fpga开发
Verilog
开源IC设计工具
原文链接：https://www.asic-world.com/
verilog
/tools.htmlSimulators
Verilog
-XL:Thisisthemoststandardsimulatorinthemarket
sunvally
·
2024-01-15 09:16
ic
tools
杂记
：使用 mac 和 windows 以及编辑器的总结
Chrome扩展Grammarly语法检查DMIntegrationModuleidm下载扩展JSONFormatterjson格式化查看uBlockOriginAdblock油猴任意网站都可以使用的脚本管理工具Mac快捷键整理截图到剪贴板shift+command+control+4(不按shift存储为文件)切换输入法：control+空格切换到上一个输入法应用之间切换：command+tab
yuluo_YX
·
2024-01-15 07:57
Linux问题的解决方案
Mac
macos
编辑器
vim
快捷键
插件
杂记
（二）
周六晚上，认认真真看了一遍《肖申克的救赎》，其中都没有太多的感想，但在最后两位主角在沙滩上再次相见的时候，忍不住想哭。希望能够支撑着我们活下去，熬过苦难，重获自由。敬佩安迪意志的坚定，对自由的渴求。无论打击有多大，都能够继续活下去，可见希望是多么强大的东西。在监狱中度过大半辈子，那种惯化的确让人对新的生活产生恐惧，无法逃离过去。海上钢琴师的一辈子就在轮船中度过，所以他已经成为轮船的一部门，无法离去
童言AND无忌
·
2024-01-15 06:57
变成什么样才算真的长大成人了呢
关注|懿贝
杂记
开始为自己活，站长人生的时间轴上，
蒜头小妹
·
2024-01-15 04:07
随手
杂记
29
6月4号，进入2021年六月份的第四天，让我有时间在月初展望一下六月，总结一下五月。五月已经悄悄的过去了，工作上的事情有了起色，但离预计的进度还是有一定的差距。这是六月份更加努力的地方，也是更加要注意的地方。五月的二建考试，平时的听课时间还是不够，没有做到每天定时定量的去听课和复习，这次很大几率不会通过，准备今年的一级市政考试，利用好时间，分配好各个学科的学习时间，争取今年一次通过。展望六月，继续
王锟007
·
2024-01-15 03:54
晨悟
杂记
（7月24日）
原创图文：减输九八又是周末开始，新的一天。来到这家单位上，忙着自己的工作，充实着自己，把自己的计划制定好，学习工作身体就是全部，无论在什么地方，无论在做什么东西，都别忘了学习和锻炼身体。计划还没开始，落下很多工作，今天我想会是充实的一天，还要学习两个小时来弥补自己管理上的缺陷，充实自己，提高自己。把日更写完，就要开始工作啦，加油，美好的一天，从日更开始。最近有个大佬天天给我点赞，而且是点两篇文章，
玉米红了
·
2024-01-15 02:12
百花园｜秋 思（老姜）
主要作品有《安阳名村西曲沟》、《西曲沟轶事
杂记
》、《十堰的白马尿》、《我家的煤油罩子灯》等，是《散文诗歌分享画》发起人之一。
散文诗歌分享画
·
2024-01-15 01:13
南理
杂记
：第四十一篇
今天是第一天考试，传媒学院的一些套路也是知道了。明天要考的是网络舆情，难度大一些，重点就归纳一下在这里：舆情：在字典中解释为公众的意见和态度；指众人的意见和态度；指群体中每个人的意见和态度有害信息的危害：有害信息是指互联网上一切可能对现在法律秩序和其他公序良俗造成破坏或者威胁的数据、新闻和知识等事实。网络舆情：是网民以互联网为载体对公共事务所持有的情绪、态度和意见交错的总和。其他的就明天考场上见分
沐刀
·
2024-01-14 22:11
秋日
杂记
天上的云，聚了又散，人世间的事，亦复如此。每一次相聚都是开心的，开心着与每个人相逢。每一次离别都是伤感的。也微笑着与每个人別离。一觉醒来，又是凌晨二三点，有人发动态夜班，有人熟睡，不知还有几人与我一样夜不成眠，这段刻意的找点事做，想忙起来。铁打的营房流水的兵，为了生活大家分散在了世界的各个角落，再难相见。有人出国，有人去外省，有人从千里之外来到家门口。是啊，尽管一开始微信仍会密切联系，之后也会在时
冰雪19
·
2024-01-14 17:10
Verilog
基础语法合集
模块定义：module模块名(输入,输出) endmodule;信号声明：wire/reg信号名;输入声明：input信号名;输出声明：output信号名;内部寄存器声明：reg信号名;连接声明：assign信号名=表达式;注释：//注释内容多行注释：/*注释内容*/位宽指定：[位宽-1:0]信号名;立即赋值：信号名=值;常量定义：parameter常量名=值;时钟信号：always@(posed
伊宇韵
·
2024-01-14 15:34
fpga开发
ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程
由于我之前也没有接触过这类芯片，对FPGA以及
Verilog
HDL语言也只有一些粗浅的了解，我也是摸着石头过河，慢慢来。
Zhou1f_SUDA
·
2024-01-14 15:32
fpga
arm
旅行
杂记
（一）
今天带着一岁半的女儿回自己的家，本来是从我父母家到我家的直达车，却不知中途因何故需要换乘另一辆中巴车，因为临时更换车，带着较多行李的我手忙脚乱地抱着孩子换车，还好有好心的同乘售票员帮忙拿行李，我才能边拿着我们娘俩的外套、帽子、围巾一堆东西边抱着孩子匆忙换车。等我上了新换的车，才发现前面的位置都坐满了，我只能又艰难地往后面挪。远远一位看起来是中青年的男士给我让了靠过道的座位，我嘴里边不停感谢“谢谢谢
气体_81bd
·
2024-01-14 11:47
【学习】FPGA
verilog
编程使用vscode，资源占用多 卡顿 卡死 内存占用多解决方案
问题描述FPGA
verilog
编程使用vscode，资源占用多卡顿卡死内存占用多解决方案。32G内存，动不动就暂用50%！！
神仙约架
·
2024-01-14 06:06
xilinx
fpga开发
学习
vscode
卡顿
5.28
杂记
1、如果新来的是个小媳妇样低眉顺眼的，进门就是：“我还不懂请多多关照”，前辈们就会开心很多，像邓肯一样摸着对方的后脑勺说“未来是你的”。但如果来了个横的，开口就说“你们这帮SB，干了这么多年，不就那点玩意儿，看老子给你做做。”那堵着他门骂街的、看热闹的就会成为主流。更何况这个外来者还是个做房地产的，全民公敌，那就家仇国恨一起报吧。2、很多人说他们想要生命的深度和广度，但是当机会出现的时候他们却放弃
lzh华
·
2024-01-14 03:39
文武之道 一张一驰
“文武之道，一张一驰”语出《礼记·
杂记
下》，孔子的学生子贡随孔子去看祭礼，孔子问子贡说：“赐（子贡的名字）也乐乎？”子贡答道：“一国之人皆若狂，赐未知其乐也。”
铠羽写写
·
2024-01-14 02:43
周末
杂记
文｜白素心砍柴书院＆训练营无戒学堂我是一个偏内向腼腆的人，相比于热闹，我更喜欢独处。再加上工作的原因，我几乎常年家和单位两点一线。就算购物，也是网购为主，一个月都不一定能去得了一次超市。除了同事，我好像也没怎么有其他的朋友，因为我不喜欢逛街浪费时间，或者和他们婆家短娘家长的闲聊。我更喜欢读书，书中有我理想中的生活和梦想中的世界。后来有要好的朋友提醒我，不要总宅在家里，要多出去走走，多和朋友交流交流
白素心
·
2024-01-14 01:19
Verilog
语法——2.模块例化、运算符
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】2模块例化、运算符2.1模块例化2.1.1什么是模块例化例化，即将项目不断拆分成次级功能模块
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——4.
Verilog
工程模板、相应规范再强调
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】4.
Verilog
工程模板、相应规范4.1
Verilog
工程模板4.1.1设计模块模板
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——5.测试文件
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】5.测试文件5.1认识测试文件（testbench）testbench是一种验证的手段
鸥梨菌Honevid
·
2024-01-13 22:19
FPGA
fpga开发
Verilog
语法——3.模块设计实战
参考资料【明德扬_
verilog
零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】3模块设计实战3.1简单模块设计3.1.1需要实现的简单模块示例3.1.2简单模块实现代码写法一
鸥梨菌Honevid
·
2024-01-13 22:15
FPGA
fpga开发
2019
杂记
（31）我想打人
“我想打人！”我在心里大吼！早早醒来，嗓子疼得想针扎。从英国回来一个月了，嗓子怎么都不见好，还越来越厉害。本想发个朋友圈，发泄一下自己的负面情绪，然后博取别人的关注，左找右找，却找不到一张合适的图片。算了，有这个劲头发朋友圈，还不如起床给自己弄点早餐，然后去看医生。本来我的父母和老师没有教过我打人骂人，自学也没有学会。小时候是个不让父母操心的乖乖女，长大后也是一个不让领导操心的乖乖下属。其实，不是
宁超群
·
2024-01-13 16:41
Verilog
和 System
Verilog
的区别
当谈到VLSI设计和数字电路建模时，
verilog
和system
verilog
是两种常用的硬件描述语言。这些HDL在VLSI设计中用于描述电子电路的行为和结构。
疯狂的泰码君
·
2024-01-13 14:44
FPGA
Verilog
Verilog
2018年12月读书笔记
看书看公众号的
杂记
。1.
飞行的奋进号
·
2024-01-13 13:49
FPGA高端项目：纯
verilog
的 25G-UDP 高速协议栈，提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的以太网方案本协议栈的1G-UDP版本本协议栈的10G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTY--10GBASE-R*协议使用1G/2.5GEthernetPCS/PMAorSGMII使用25G-
9527华安
·
2024-01-13 11:55
FPGA
GT
高速接口
菜鸟FPGA以太网专题
fpga开发
5G
udp
verilog
网络通信
「碎语
杂记
」一些眼镜蛇效应的事儿
看了篇文章，学到了一个效应，眼镜蛇效应。讲的是眼镜蛇效应，却是从老鼠开始讲起。文章先抛出了一个问题。说假设打死一只老鼠奖励1000元，老鼠多久会灭绝？然后自问自答地说，那样老鼠很可能不仅不会灭绝，反而会越来越多，可能有人会为了1000元的高额奖励，饲养老鼠来谋利。这事儿听起来有些不可思议，历史上在有些地方确实发生过。据说1900年前后，统治越南的法国殖民者就做过奖励捉老鼠的事儿。当时的越南总督叫保
简叔老魏
·
2024-01-13 11:20
「HDLBits题解」Always if
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysif-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:01
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock1
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock1-HDLBits/synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:31
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Module addsub
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS
·
2024-01-13 10:30
HDLBits
题解
fpga开发
Verilog
「HDLBits题解」Alwaysblock2
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock2-HDLBits//synthesis
verilog
_input_version
verilog
UESTC_KS
·
2024-01-13 10:56
HDLBits
题解
fpga开发
Verilog
vcs -xprop的理解
一、vcs-xprop简介https://www.synopsys.com/zh-cn/verification/simulation/vcs-xprop.html
Verilog
和VHDL常用于数字设计建模
Num One
·
2024-01-13 09:10
EDA
[Synopsys][vcs工具] vcs_xprop 学习
参考原始数据来源synopsys官方地址一.VCSXprop1.目的：提高X相关仿真和调试的效率
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。
那么菜
·
2024-01-13 09:36
VCS
杂记
fpga开发
xprop仿真选项对RTL X态传播的影响
对于这个选项，synopsys给出的解释是：“
Verilog
和VHDL常用于数字设计建模。设计人员使用RTL构造描述硬件行为。然而，某些RTL仿真语义不足以准确地为硬件行为建模。
尼德兰的喵
·
2024-01-13 09:05
芯片前端设计
EDA工具使用笔记
芯片前端验证
verilog
verilog
不定态(X态)传播
verilog
语法中ifelse和case语句是不能传递x态的。
geter_CS
·
2024-01-13 09:05
设计
验证
verilog
[vcs] x-propagation flow
背景
Verilog
提供了四种状态来模拟实际电路的电平状态，1，0，x，z在整个设计流程，包含了Simulation，综合，LEC等不同阶段对X态的解释不尽相同。
江左嘻哈说
·
2024-01-13 09:34
vcs使用技巧
vcs
ET服务器框架学习笔记-
杂记
（ETTask,async,await）
ET服务器框架学习笔记-
杂记
（ETTask,async,await）这篇文章主要解释ET服务器框架中的ETTak相关，异步相关，async与await相关文章目录ET服务器框架学习笔记-
杂记
（ETTask
kylinok
·
2024-01-13 06:43
ET
c#
自助点餐机
Verilog
代码远程云端平台Quartus
名称：自助点餐机
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：自助点餐机设计，商品分为7、9、14元三种套餐，并且只接受5、10元两种面值的纸币:可以一次点多份
FPGA代码库
·
2024-01-13 04:28
fpga开发
服务员呼叫器
Verilog
代码远程云端平台Quartus
名称：服务员呼叫器
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：1.设计内容和要求(包括设计内容、主要指标与技术参数)设计内容:基于FPGA的服务员呼叫器的设计
FPGA代码库
·
2024-01-13 04:28
fpga开发
vivado数字密码锁
verilog
带详细设计报告ego1开发板验证
名称：vivado数字密码锁
verilog
带详细设计报告ego1开发板验证软件：VIVADO语言：
Verilog
代码功能：1.设计一个开锁密码至少为4位数字的密码锁2.当开锁按键开关（可设置为8位或更多
FPGA代码库
·
2024-01-13 04:58
fpga开发
设计报告
ego1
密码锁
verilog
4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板
名称：4人竞赛数字抢答器vivado软件
verilog
代码ego1开发板软件：VIVADO语言：
Verilog
代码功能：数字抢答器的设计任务说明:设计一个可供4人竞赛的数字抢答器。
FPGA代码库
·
2024-01-13 04:58
fpga开发
抢答器
verilog
vivado
ego1
电子计时器
Verilog
代码远程云端平台Quartus
名称：电子计时器
Verilog
代码远程云端平台Quartus软件：Quartus语言：
Verilog
代码功能：电子计时器要求同时可以用一个开关控制来记录三组时间并显示；三组记录时间通过各自的开关可以控制其暂停和开始数码管显示计时时间本代码已在远程云端平台验证
FPGA代码库
·
2024-01-13 04:58
fpga开发
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他