AI芯片:SystemVerilog Debug常用的参考数据--16进制数/半精度浮点数

作为AI芯片设计验证工程师,会用到SystemVerilog/Verilog等硬件语言去写设计代码。

写好设计代码后,都会自己先简单测试一下。

目前的AI芯片,不再选择传统的单精度和双精度浮点数作计算,而是选择半精度浮点数,如果做了量化,还会选用8bit的定点数。

以下是一些常用到的测试数据。

1. 16进制数

16进制数:十进制数
0000(0):0
0001(1):1
0010(2):2
0011(3):3
0100(4):4
0101(5):5
0110(6):6
0111(7):7
1000(8):8
1001(9):9
1010(A):10
1011(B):11
1100(C):12
1101(D):13
1110(E):14
1111(F):15

2. 半精度浮点数

半精度浮点数,1比特符号位,5比特指数位,10比特位数位。

十进制数:半精度浮点数(16进制)
0.5:3800
1:3C00
2:4000
3:4200
4:4400
5:4500
6:4600
7:4700
8:4800
9:4880
10:4900

你可能感兴趣的:(IC设计,AI芯片,SystemVerilog,AI芯片)