FPGA定点小数计算（Verilog版）第五篇——浮点小数转换为定点小数

更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。

用FPGA实现定点运算，相对于浮点运算来说，开销要小很多（时间上和空间上的）。但是在某些特定的场合，如多机协同处理等，要求FPGA的输入数据（或者是输出数据）为浮点形式的数据，这是就需要我们来做一个浮点小数与定点小数之间的转换了。

本文为本次定点小数相关博文连载的第五篇，后面的写作计划分别为：第六篇——平方根运算（查表法）；第七篇——平方根运算（牛顿迭代法，使用John Carmack方法）。

和前面一样的套路，开始贴图模式：

首先是float2fixed.v：

然后是Testbench：

使用Syplify Pro综合获得的RTL视图：（太长了，贴了也看不清楚，所以不贴了！）

使用Diamond得到的：

下面是ActiveHDL的脚本文件：

功能仿真的波形图如下：

本文转载自：http://www.sohu.com/a/204743891_781333，如涉及侵权，请私信小编删除。

============华 丽 的 分 割 线============

想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。

这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。 

了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。