【梳理】数字设计基础与应用 第2版 第2章组合逻辑电路分析与设计 2.1.1 集成逻辑门系列 2.1.2 集成逻辑门的主要电气指标

教材：数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社
源文档高清截图在后

第2章 组合逻辑电路分析与设计

2.1 集成逻辑门

1、数字电路从结构和功能上可以分为组合逻辑电路和时序逻辑电路。组合逻辑电路是由逻辑门级联而成的，没有反馈通道，功能可以用真值表完全描述，电路为开环结构，无反馈，在任意时刻的输出完全由该时刻的输入决定，与以往的输入无关。而时序逻辑电路包含记忆元件，电路为闭环结构，有反馈，输出信号的取值与输入信号的历史有关。

2、数字设计包括低层次的物理级和晶体管设计、中层次的门级和模块级设计，以及高层次的系统级设计。

3、数字芯片的集成度分为六类：小规模集成电路（small scale integration，SSI）、中规模集成电路（medium scale integration，MSI）、大规模集成电路（large scale integration，LSI）、超大规模集成电路（very large scale integration，VLSI）、特大规模集成电路（ultra scale integration，ULSI）和巨大规模集成电路（gigantic scale integration，GLSI）。

4、集成逻辑门是最基本的数字集成电路，按制作工艺与工作机理的不同可以分为TTL、CMOS和ECL三种。TTL（transistor-transistor logic，晶体管-晶体管逻辑）是由双极型晶体三极管构成的数字集成电路；ECL（emitter coupled logic，发射极耦合逻辑）也是由双极型晶体三极管构成的数字集成电路，在高速应用领域一枝独秀。而CMOS（complementary metal-oxide semiconductor）则是由单极型场效应管构成的集成电路，已经基本取代TTL，占领绝大部分世界IC市场。

5、最简单的集成逻辑门是CMOS非门，由两个互补的场效应管构成。

场效应管（field effect transistor，FET）是一种用输入电压控制输出电流的半导体器件，只有一种载流子（指可以自由移动的带有电荷的物质微粒，如电子和离子）——多子（多数载流子）参与导电，又称单极型晶体管。MOS（metal-oxide semiconductor）晶体管是FET的一种，全称金属-氧化物-半导体场效应晶体管（MOSFET）。MOS器件通过隔离的栅极电压控制沟道导电实现开关功能。NMOS（N沟道MOS管）的结构是在P型半导体上制作两个N型电极（源极S和漏级D）和一个隔离的金属栅极G。栅源电压大于开启电压（阈值电压）时，在源极和漏级之间产生N型导电沟道，源漏电阻较小（几百Ω以内），称为导通。栅源电压小于开启电压时，导电沟道消失，源漏电阻很大（MΩ以上），称为截止。PMOS管在N型半导体上制作两个P型电极和隔离栅极，工作原理与NMOS完全相同，只是导电的载流子不同，电压极性不同而已。
第5点的上述内容可以根据专业方向选择性掌握。


一个PMOS管和一个NMOS管形成互补MOS结构，就是CMOS。

6、CMOS非门是最简单的门电路，其次是与非门和或非门。其余CMOS门电路都是在此基础上组合而成的。

7、双极型晶体管（TTL）集成电路特点：
工作速度高、驱动能力强、但功耗大、集成度低、逻辑摆幅偏小（抗干扰能力不够强）。
TTL与目前先进的CMOS技术相比已没有优势。

8、场效应管（FET）集成电路特点：
工艺简单、功耗低、集成度高、工作速度慢、较好的温度性、抗干扰性、抗辐射性和较低的噪声。
该类集成电路除了工作速度较慢，其余方面基本都对其它类型的电路具有优势。

9、ECL电路的特点：速度高、制造工艺要求高，功耗大，抗干扰能力弱。

10、集成逻辑门的主要电气指标（外特性）

1. 逻辑电平；2. 噪声容限；3. 输出驱动能力（负载能力）；4. 功耗；5. 时延。

11、逻辑电平一般包含7个指标：
（1）输入低电平VIL
逻辑门允许输入的低电平，VIL有一个取值范围，如0～1.5V。该范围内的输入电压被逻辑门认为是低电平。
（2）关门电平VOFF
关门电平是输入低电平的最大值VILMAX，大于该值的输入电平不再是可靠的逻辑低电平。
（3）输入高电平VIH
逻辑门允许输入的高电平，也是一个取值范围，如3.5～5.0V。
（4）开门电平VON
开门电平是输入高电平的最小值VIHMIN，小于该值的输入电平不再是可靠的逻辑高电平。
（5）输出低电平VOL
逻辑门输出低电平的电压范围，如0～0.1V。其上限记作VOLMAX。正常工作的逻辑门的低电平的最大值不能超过此上限。
（6）输出高电平VOH
逻辑门输出高电平的电压范围，其下限记作VOHMIN。正常工作的逻辑门的高电平的最小值不能低于此下限。
（7）阈值电压VTH
VTH阈值电平是电路刚刚勉强能翻转动作时的输入电平，是高低电平的分界。它是一个界于VILMAX、VIHMIN之间的电压值，CMOS电路的阈值电平，基本上是二分之一的电源电压值。
对于一般的逻辑电平，以上电压参数的关系如下：
VOH>VIH>VON>VTH>VOFF>VIL>VOL
高低电平之间的电压属于不定电压，在这个电压下会使器件工作不稳定。

12、低电平输入时的噪声容限VNL =VILMAX－VOLMAX =VOFF－VOLMAX
高电平输入时的噪声容限VNH =VOHMIN－VIHMIN =VOHMIN－VON
VOLMAX、VOHMIN是前级逻辑门的参数。
可见，对一个逻辑门，如果来自上一级的低电平不高于其关门电平，且来自上一级的高电平不低于其开门电平，就不会影响相应的正确的输出。

CMOS芯片噪声容限都好于TTL芯片。噪声容限越大抗干扰能力越强。

13、逻辑电路驱动负载时，负载上产生压降，电路的输出逻辑电平会发生变化。输出高电平低于VOHMIN或输出低电平低于VOLMAX，就认为负载过重，超出了电路的负载能力。
刻画输出驱动能力主要有三个指标：
高电平输出电流IOH，指逻辑电路输出高电平时的输出电流，输出高电平时该电流由输出端流向负载，与输出高电平VOH相关，VOH的变化是负载变化造成的。当VOH = VOHMIN时，IOH = IOHMAX，达到最大值。
低电平输出电流IOL，指逻辑电路输出低电平时的输出电流，输出低电平时该电流由负载流向输出端。负载变化时，IOL也有不同的值。当VOL = VOLMAX时，IOL = IOLMAX，达到最大值。
扇出系数NO，是指逻辑电路正常工作时，一个输出端可以同时驱动同系列逻辑电路输入端数目的最大值。如果逻辑电路的输出端驱动同类逻辑电路的输入端，前级逻辑电路的输出端的负载电流就是后级逻辑电路的输入电流。逻辑门正常工作时，输入端需要的电流分别为输入高电平时的IOH和输入低电平时的IOL。高电平输出时的扇出系数就是小于或等于IOH / IIH的整数，低电平输出时的扇出系数就是小于或等于IOL / IIL的整数，该类电路的扇出系数NO是两者中的较小一个。
一般TTL集成门电路的扇出系数NO为8_{20，驱动门（功率门）的扇出系数可高达60}120。CMOS集成门电路的扇出系数更大一些，一般可达40～50。
如果门电路所带的负载个数多于NO ，输出特性变差，则输出低电平会升高，输出高电平会降低，升高和降低就可能超过噪声容限区，使输出电平成为逻辑模糊电平信号，器件失效；所带的负载个数多于NO还会使芯片工作速度变慢，传输延迟时间和转换时间变长，温度可能升高，可靠性降低。
扇入系数NI：集成门电路输入端所容许的同系列逻辑电路的输入端数目，称为扇入系数。

14、功耗：逻辑电路消耗的电源功率。静态功耗是电路的输出状态不变时的功率损耗；动态功耗是电路状态变化时产生的功耗。通常逻辑电路在输出高电平和低电平时的静态功耗不同，所以常用平均静态功耗表示。低速电路的功耗以静态功耗为主；高速电路的功耗以动态功耗为主。CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。


我们常用的设备中，由于芯片的工作频率普遍较高，芯片的功耗一般都是动态功耗占绝大部分。这两幅图来自Anandtech。以Core i7-9700K和Core-i9 9900K为例，频率的升高和核心电压的增加都会使功耗迅速增大。另外当芯片的温度较高时，由于漏电流等大幅增大，静态功耗也会大量增加。

15、时延tpd：时延（propagation delay time）是指输入信号从达到电路输入端，到相应的输出信号出现在电路输出端之间所需要的时间，又称平均传输延迟时间。信号时延有分上升时延tpLH和下降时延tpHL，他们都代表输入信号变化后到输出信号发生相应变化之前经过的时间。

时延测量的范围是由输入信号幅度变化的中间值到输出信号幅度变化的中间值经过的时间。上升时延和下降时延通常不相等，它们的平均数记为平均时延，即

16、CMOS逻辑电路具有以下优点：功耗低、允许电源电压范围宽、逻辑摆幅大（使抗干扰能力强）、输入电阻极大（驱动同类逻辑门的能力强得多）、温度稳定性好。
（1）功耗低
CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。
（2）工作电压范围宽
电源电压：典型TTL（＋5V）；CMOS 4000系列（3～18V）
CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。74HCXXX系列的集成电路，可在2~6V电压下正常工作。其它条件不变，电源电压越高，抗干扰能力也越强，电源电压越低功耗越小。
（3）逻辑摆幅大
TTL电路，它们使用5V的电压，逻辑“0”输出电压为小于等于0.3V，逻辑“1”输出电压约为3.6V。
CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS。当VDD = 5V，VSS = 0V时，输出逻辑摆幅近似4.9V。因此，CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。
（4）抗干扰能力强
CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD = 15V的供电电压（当VSS = 0V时），电路将有7V左右的噪声容限。
（5）输入阻抗高
CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。
（6）温度稳定性能好
由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。

17、BiCMOS是继CMOS后的新一代高性能VLSI的BiCMOS工艺。
BiCMOS电路特点：是将CMOS和双极器件同时集成在同一块芯片上的技术，①采用CMOS电路实现逻辑功能，②采用驱动能力强且输出电阻更低的TTL电路实现输出级。
BiCMOS性能特点：具有CMOS电路的低功耗，同时具有TTL输出电阻低、负载能力强、传输延迟时间短等特点。