6CMOS组合逻辑门的设计

6.1 引言

• 前章论简单反相器
• 现延伸到任意的数字门
  • 如NOR、NAND、XOR
• 讨论组合逻辑
  • 特点是输出与输入服从某个布尔表达式
  • (设通过逻辑门的瞬态响应已经稳定)
  • 不存在从输出至输入的连接

时序的输出与输入、也与以前的输入值有关(见图6.1)

• 可通过把一个或多个输出连回到某些输入来实现。
• 该电路能“记忆"过去而成为有历史的电路
• 时序电路包含组合逻辑和保持状态的模块
  • 例子有寄存器、计数器、振荡器和存储器

一逻辑有多种电路实现

• 指标：面积、速度、能量和功率
• 对高性能,数字电路的开关速度
  • 对电池操作的电路,能量消耗
• 最近功耗受关注,了解功耗来源及解决功耗的方法
• 对噪声的稳定性及可靠性也重要
• 某些逻辑类型可明显提性能
  • 但对噪声也敏感

6.2 静态CMOS设计

• 静态互补CMOS：使用最广的逻辑类型
  • 是静态CMOS反相器扩展为具有多个输入
• CMOS结构优点是
  • 其具有良好的稳定性(即对噪声的灵敏度低)
  • 良好的性能
  • 低功耗(无静态功耗)。
• 这些特性中的大多数也适用于
  • 采用类似的电路拓扑结构来实现的大扇入逻辑门

互补CMOS属于很广的一类逻辑电路,即静态电路

• 静态电路中,每时刻每个门的输出通过一个低阻路径连到$V_{DD}$或$V_{SS}$上。
  • 任何时、该门的输出是该电路实现的布尔函数值(忽略在切换期间的瞬态效应)
  • 这点不同于动态电路
    • 后者依赖于把信号值暂时存放在高阻抗电路节点的电容上
• 动态电路的优点
  • 所形成的门简单且快
  • 但它的设计和工作较复杂
  • 且由于对噪声敏感程度的增加而容易失败

本节论各静电

• 互补CMOS、有比逻辑(伪NMOS和DCVSL)、传输管逻辑
• 降低电源电压和阈值电压的问题

6.2.1 互补CMOS

概念

• 静态CMOS门：PUN和PDN,图6.2

• 输入都分配到上拉和下拉
• PUN：当输出意味1时
  • 提供输出和$V_{DD}$间的通路
• PDN:
  • 当输出意味着0时
  • 把输出连至$V_{SS}$
• PUN和PDN以互斥的方式构成,
  • 即稳定时只有一通
• 一旦瞬态过程完成,
  • 总有一条路存在于$V_{DD}$和$F$(高电平出“1”)
  • 或$V_{SS}$和F(低电平出0”)。
  • 就是说,稳定时输出节点总是一个低阻节点

设计PUN和PDN时记住以下

晶体管可看成由栅信号控制的开关

• 控制信号为高时NMOS闭
• 低时断开
• PMOS相反

PDN由NMOS构成,PUN由PMOS

• 理由：
  • 看6.3。

• (a)输出电容最初被充电至$V_{DD}$
  • 图上画两种可能的放电情况
  • NMOS将输出直下拉至GND,
  • 而PMOS只把输出拉低到$V_{T_P}$为止,
    • 此时PMOS关断、停止提供放电电流
  • so NMOS适于PDN中
• 6.3(b)显示两种给电容充电的方法,输出最初为GND
  • PMOS使输出一直充电至$V_{DD}$,
  • NMOS无法使输出上升到$V_{DD}-V_{T_n}$以上

可推导一组规则来实现逻辑功能(图6.4)。

• NMOS串联相当于(AND)