（10）CPU及volatile

CPU

所有的运算操作都是由 CPU 的寄存器来完成的。

CPU cache模型：

CPU 通过 cache 与主内存进行交互

CPU缓存一致性问题：

1. 通过总线加锁的方式。存在于早起CPU中，一种悲观方式，效率低下。
2. 通过缓存一致性协议。将其他缓存设置为无状态，只能从主内存中读取。

并发编程的三个重要特性

原子性

指在一次的操作或者多次操作中，要么所有的操作全部都得到了执行并且不会受到任何因素的干扰而中断，要么所有的操作都不执行。

可见性

指当一个线程对共享变量进行了修改，那么另外的线程可以立即看到修改后的最新值。

有序性

有序性是指程序代码在执行过程中的先后顺序。

为了提高程序的运行效率，对指令进行优化，会进行指令重排，不会百分之百的保证代码的执行顺序严格按照编写代码中的顺序来进行，但是它会保证程序的最终运算结果是编码时所期望的那样。

volatile

volatile 修饰实例变量或类变量语义：

• 保证了不同线程之间对共享变量操作时的可见性。
• 禁止对指令进行重排序操作。