Ral常见问题解决

1. 通过ral_model.reg/mem.read()/write()发起一个访问请求，在adapter里收到的uvm_reg_bus_op 有多个，也就是总线上看到的是多个请求，这是因为访问请求的数据宽度大于总线宽度，这个总线宽度不是UVM_REG_DATA_WIDTH/UVM_MEM_DATA_WIDTH定义的，而是uvm_reg_block在调用create_map时传入的第三个参数的大小决定的。

2. 对一个reg写入32bit数据，但是总线上看到写入数据只有8个bit，这是因为这个reg的new()函数里传入的第二参数的值是8，这样ral_model传给adapter时的rw.data的宽度就是8，高位被截掉了。