全桥驱动——A4957开发笔记（1）快速浏览datasheet

　　之前用的半桥驱动IR2302S，用起来占的LAYOUT太大，为了方便，遂研究全桥驱动。于是找到了A4957这个片子。遂写下这篇blog用于记录它的用法，如果哪里有不正确的地方可以评论区指出或者私信我。

　　A4957是4*4 24Pin QFN封装的芯片。它可以驱动4个N沟道MOS组成的全桥，逻辑电压支持3.3V至5V。A4957驱动内建一个电荷泵调节阀，可以使它的供电电压低至7V就可开启门限电压最高为10V的MOS栅极，最高可支持50V供电。

　　A4957结构如图所示：　　

　　

 

　　

 

 　　A4957供电分为逻辑供电VBB和驱动供电VDD，二者缺一不可。对于VBB可以选择3.3V或5V，主要取决于用户的逻辑电压取多少为1。VDD则是驱动供电，用于开通MOS的栅极。VDD正常电压范围7至50V，可开启门限电压即Vds为10V的MOS。为了面对供电电压不稳定等极端情况，A4957支持最低的驱动供电电压为4.5V，相应的能开启的门限电压自然也会随之下降。驱动供电电压的典型值为13V。

　　如果驱动供电低于16V，A4957内部的电荷泵调节阀会启动工作，这时需要在CP1和CP2引脚处接入不小于220nF的电容来维持调节阀的工作，通常来说这个电容选择470nF。

　　A4957通过在RDEAD处接入一个对地电阻可以调节驱动的死区时间，在设计的时候，一定要考虑死区时间充足保证MOS的开启/关闭。如果RDEAD直接接地，那么用户需要接入额外的死区调节器来调节死区时间；如果RDEAD直接接VDD，那么死区时间为6uS。用户若想自己设置死区时间通过以下公式来选择接地电阻的大小：

 

 

　　其中RDEAD取值为6至60KΩ。

　　要引起注意的是RDEAD的地必须是独立的AGND（器件上的AGND引脚），这种敏感的元件不应该接到其他的公共端或者通常的地平面。

 

　　A4957的输出逻辑真值表如图：

 

 

 

　　A4957有四个输入，对应控制H桥4个MOS的栅极。为了防止H桥的一侧导通导致电路短路，A4957内置有逻辑检测电路，在使用的时候将xHI拉高，PWM给xLO即可。由于高低电平是反向的，因此要把PWM的输出极性设置为低。

 

　　接着是A4957自举电容的选取：

 

　　选择自举电容不能过大，也不能过小。如果自举电容过大，充电时间就会过长导致浪费一定的占空比（用于充电）和限制PWM的最大频率；如果自举电容过小，在给MOS充电时会有明显的压降。

 

　　为了保证充电压降保持在一个较小的范围，参考以下公式来选择自举电容的容值：

 

 

 

　　其中，QGATE可以在MOS的datasheet中查询到，我使用的是PSMN1R4-40YLD，因此它的QGATE为：45nC；VBOOT是MOS导通时加在自举电容两边的电压，即VREG-1V=12V。

　　自举电容充电时间的计算：

　　充电期间自举电容的压降可用以下公式来估算：

 

 

　　通常可以估算为VBOOT的5%。

 

　　那么充电时间估计为：

 

 

 

　　其中，CBOOT的单位为nF。

 

　　在设备刚启动时，或者MOS很长时间没有充电导通的情况下，ΔV可以考虑为满负荷驱动电压，即12V。

 

　　原理图设计以及Layout设计参考：

 

 

 

 

 

　　哲，2020.2.4