多层次存储器

1. 存储器的概念

1.1存储器的分类

• 存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质,目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元,它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元按一定规则组成一个存储体。
  存储元:存储一位二进制信息的存储元件。
  存储单元:主存中最小可编址的单位,是CPU对主存可访问操作的最小单位。
• 根据存储材料的性能及使用方法不同,存储器有各种不 同的分类方法。
  1).按存储介质分类
  ◆半导体存储器:用半导体器件组成的存储器。
  ◆磁表面存储器:用磁性材料做成的存储器。
  2).按存储方式分类
  ◆随机存储器:任何存储单元的内容都能被随机存取,且 存取时间和存储单元的物理位置无关。
  ◆顺序存储器:只能按某种顺序来串行存取,存取时间和 存储单元的物理位置有关。
  3).按存储器的读写功能分类
  ◆只读存储器(ROM):存储的内容是固定不变的,只能读 出而不能写入的半导体存储器。
  ◆随机读写存储器(RAMD:既能读出又能写入的半导体存储器。
  4).按信息的可保存性分类
  ◆非永久记忆的存储器:断电后信息即消失的存储器。如：半导体存储器（易失性存储器）
  ◆永久记忆性存储器:断电后仍能保存信息的存储器。 如：磁性存储器,一般作外存使用，ROM也是特殊的这类存储器(非易失性存储器)
  5).按在计算机系统中的作用分类根据存储器在计算机系统中所起的作用可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。

1.2存储器的分级结构

• 我们对存储器的要求往往是容量大、速度快、价格低，但是一个存储器中要同时兼顾这些是很困难的，为了解决这方面的矛盾，目前在计算机系统中，通常采用多级存储器体系结构。即使用高速缓冲存储器（cache）、主存储器和外存储器。

名称	简称	位置	用途	特点
高速缓冲存储器（寄存器）	Cache	CPU内部	高速存取指令和数据	存取速度快，存取容量小
主存储器	主存	主板内部	存放计算机运行期间的大量程序和数据	存取速度快，存取容量不大
外存储器	外存	主板外部或离线	存放系统程序个大型数据文件及数据库	存储容量大成本低

1.3主存储器的性能指标

• 1.主存储器的性能指标主要有存储容量、存取时间、存储周期和存储器宽带。
• 2.字存储单元：即存放一个机械字的存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个字存储单元也可以包含数个能够单独编址的字节地址。
• 3.主存储器的几项主要的技术指标
  • 存储容量：在一个存储器中可以容纳的存储单元总数
    体现存储空间的大小 单位：字数，字节数
  • 存取时间：启动到完成一次存储器操作所经历的时间
    体现主存的速度 单位：ns
  • 存储周期：连续启动两次操作所需要间隔的最小时间
    体现主存速度 单位：ns
  • 存储器宽带：单位时间里存储器所存储的信息量
    体现数据传输速率技术指标 单位：位/秒，字节/秒

2. RAM存储器

• 目前广泛使用的内部存储器是半导体存储器,根据存储信息的原理不同,可将半导体存储器分为:
  ◆静态MOS存储器(SRAM)
  ◆动态MOS存储器(DRAM)
• 半导体存储器的优缺点
  优点:存储速度快,存储体积小,可靠性高
  缺点:断电时,读写存储器不能保存信息

2.1 SRAM存储器：

• 1.基本存储元
  
  SRAM中,用一个锁存器(触发器)作为存储元。
  只要直流供电电源一直加在这个记忆电路上,它就无限期地保持记忆的1状态或0状态。如果电源断电,那么存储的数据(1或0)就会丢失。

• 2.基本的SRAM逻辑结构
  
  存储体(256×128×8)
  ●通常把各个字的同一个字的同一位集成在一个芯片(32K×1)中,32K位排成256×128的矩阵。
  8个片子就可以构成32KB。
  ●地址译码器
  采用双译码的方式(减少选择线的数目)
  A0~ A7为行地址译码线°A8~A14为列地址译码线

• 读与写的互锁逻辑：
  
  控制信号中CS是片选信号CS有效时(低电平),门G1、G2均被打开。OE为读出使能信号,OE有效时(低电平),门G2开启,当写命令WE=1时(高电平),门G1关闭,存储器进行读操作。写操作时,WE=0,门G1开启,门G2关闭。注意,门G1和G2是互锁的个开启时另一个必定关闭,这样保证了读时不写,写时不读。

3.读/写周期波形图

例题：

2.2 DRAM存储器

• DRAM存储位元的记忆原理
  DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路,其MOS管作为开关使用,而所存储的信息1或0则是有电容器上的电荷量来体现,即当电容器充满电荷时表示存储1,当电容器放完电没有电荷时,表示存储0.

• 三态门简介：
  (1)三态电路是一种重要的总线接口电路;其最重要的应用是构成计算机系统中的总线接收器和发送器。
  (2)这里的三态,是指它的输出既可以是一般二值逻
  辑电路的正常的“o”状态和“1”状态,又可以保持特
  有的高阻抗状态——第三态。处丁高阻抗状态时其输出相当于断开状态,没有任何逻辑控制功能
  (3)三态电路的输出逻辑状态的控制,是通过一个输入引脚G实现的。当G为高电平输入时,三态电路呈现正常的“0”或“1”的输出;当G为低电平
  输入时,三态电路给出高阻态输出。(如下页的图b所示)

• MOS管简介
  MOS管是一种由金属、氧化物和半导体组成的场效应管,其符号下图所示,其中G为栅极,为源极,D为漏极。当W(连接栅极)为高电位
  时,MOs管导通,R点(连接漏极D)与VCC
  (连接源极S)同电位。
  

• 一个DRAM存储元的写、读、刷新操作“
  

• 3.2 下图为1M×4位DRAM芯片管脚图，逻辑结构图
  

• 3.读/写周期、刷新周期
  1、读/写周期
  读周期、写周期的定义是从行选通信号RAS下降沿开始,到下一个RAS信号的下降沿为止的时间,也就是连续两个读周期的时间间隔。通常为控制方便,读周期和写周期时间相等。
  
  2、刷新周期

  • 刷新周期:DRAM存储位元是基于电容器上的电荷量存储,这个电荷量随着时间和温度而减少,因此必须定期地刷新,以保持它原来记忆的正确信息。

  • 刷新操作有两种刷新方式
    ●集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。
    例如刷新周期为8ms的内存来说,所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分:前一段时间进行正常的读/写操作,后一段时间(8ms至正常读写周期时间)做为集中刷新操作时间。
    ●分散式刷新:每一行的刷新插入到正常的读/写周期之中。
    例如上图1M×4位DRAM芯片图所示，有1024行,如果刷新周期为8ms,则每一行必须每隔8ms÷1024=78us进行一次。

• 4.存储器容量的扩充
  1、字长位数扩展
  给定的芯片字长位数较短,不满足设计要求的存储器字长,此时需要用多片给定芯片扩展字长位数。三组信号线中,地址线和控制线公用而数据线单独分开连接。所需芯片数计算公式为:
  d=设计要求的存储器容量/选择芯片存储器容量
  例题：利用M×4位的SRAM芯片,设计一个存储容量为1M×8位的SRAM存储器
  解：
  所需芯片数量=1M×8/1MX4=2(片)，
  设计的存储器字长为8位,存储器容量不变连接的三组信号线与例相似,即地址线、控制线公用,数据线分高4位、低4位,但数据线是双向的,与SRAM芯片的I/0端相连接。
  
  2、字存储容量扩展
  给定的芯片存储容量较小(字数少),不满足设计要求的总存储容量,此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公用,控制总线中R/W公用,使能端EN不能公用,它由地址总线的高位段译码来决定片选信号。所需芯片数仍由(d=设计要求的存储器容量/选择芯片存储器容量)决定。
  3、存储器模块条
  
  ■存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条,它们是在一个条状形的小印制电路板上,用一定数量的存储器芯片,组成一个存储容量固定的存储模块。如图所示。
  ■内存条有30脚、72脚、100脚、144脚、168脚等多种形式。
  30脚内存条设计成8位数据线,存储容量从256KB~32MB。
  n72脚内存条设计成32位数据总线。
  100脚以上内存条既用于32位数据总线又用于64位数据总线,存储容量从4MB~512MB。

3.只读存储器和闪速存储器

• 3.1只读存储器ROM
  ROM叫做只读存储器。顾名思义,只读的意思是在它工作时只能读出,不能写入。然而其中存储的原始数据,必须在它工作以前写入。只读存储器由于工作可靠,保密性强,在计算机系统中得到广泛的应用。主要有两类
  ■掩模ROM:掩模ROM实际上是一个存储内容固定的ROM,由生产厂家提供产品。
  ■可编程ROM:用户后写入内容,有些可以多次写入。

  • 一次性编程的PROM
  • 多次编程的 EPROM和 EEPROM。

  1.掩模ROM

  • 1)掩模ROM的阵列结构和存储元
    
    
  • 2)掩膜ROM的逻辑符号和内部逻辑框图
    

  2、可编程ROM

• (1) EPROM存储元
  EPROM叫做光擦除可编程只读存储器。它的存储内容可以根据需要写入,当需要更新时将原存储内容抹去,再写入新的内容。现以浮栅雪崩注入型MOS管为存储元的EPROM为例进行说明,结构如下图所示。
  
  EPROM的主要结构图：
  
  当G1栅有电子积累时,该MOS管的开启电压变得很高,即使G2栅为高电平,该管仍不能导通,相当于存储了“0”。反之,G1栅无电子积累时,MOS管的开启电压较低,当G2栅为高电平时,该管可以导通,相当于存储了“1”。

• EPROM的写入过程：
  
  (1)如上图所示,这是 EPROM的写入过程,在漏极加高压,电子从源极流向漏极沟道充分开启。在高压的作用下,电子的拉力加强,能量使电子的温度极度上升,变为热电子。此时,若在G2栅上加正电压,形成方向与沟道垂直的电场,使热电子能跃过Si02的势垒,注入到浮栅中。在没有别的外力的情况下,电子会很好的保持着。(即:写入“0”的过程。)
  (2)在需要消去电子时,利用紫外线进行照射,给电子足够的电量能逃逸出浮栅。(即可以抹成“1”)。

• (2) EEPROM存储元
  EEPROM,叫做电擦除可编程只读存储器。其存储元是一个具有两个栅极的NMOS管,如图(a)和(b)所示,Gn是控制栅,它是一个浮栅,无引出线;G2是抹去栅,它有引出线。在G1栅和漏极D之间有一小面积的氧化层,其厚度极薄,可产生隧道效应。如图©所示,当G2栅加20V正脉冲P1时,通过隧道效应,电子由衬底注入到G1浮栅,相当于存储了“1”。利用此方法可将存储器抹成全“1”状态。
  

• EEPROM的写入过程：
  
  EEPR0M的写入过程,是利用了隧道效应,即能量小于能量势垒的电子能够穿越势垒到达另一边
  EEPROM写入过程,如上图所示,根据隧道效应,包围浮栅
  的Si02,必须极薄以降低势垒。
  源漏极接地,处于导通状态。在控制栅上施加高于阈值电压的高压,以减少电场作用,吸引电子穿越。

• EEPROM消去电子的过程：
  
  要达到消去电子的要求, EEPROM也是通过隧道效应达成的。如上图所示,在漏极加高压,控制栅为0V,翻转拉力方向,将电子从浮栅中拉出。

• 3.2 闪速存储器FLASH
  FLASH存储器也翻译成闪速存储器,它是高密度非失易失性的读/写存储器。高密度意味着它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况下可以长期保存。总之,它既有RAM的优点,又有ROM的优点,称得上是存储技术划时代的进展。
  1、 FLASH存储元
  在 EPROM存储元基础上发展起来的,由此可以看出创新与继承的关系
  如下图所示为闪速存储器中的存储元,由单个MOS晶体管组成,除漏极D和源极S外,还有一个控制栅和浮空栅。
  
  2、 FLASH存储器的基本操作编程操作、读取操作、擦除橾作
  
  
  3、FLASH存储器的阵列结构
  ■ FLASH存储器的简化阵列结构如下图所示。在某一时间只有一条行选择线被激活。读操作时,假定某个存储元原存1,那么晶体管导通,与它所在位线接通,有电流通过位线,所经过的负载上产生一个电压降。这个电压降送到比较器的一个输入端,与另一端输入的参照电压做比较,比较器输出一个标志为逻辑1的电平。如果某个存储元原先存0,那么晶体管不导通,位线上没有电流,比较器输出端则产生一个标志为逻辑0的电平。
  

4. 并行存储器
由于CPU和主存储器之间在速度上是不匹配的,这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率,除了主存采用更高速的技术来缩短读出时间外,还可以采用并行技术的存储器。

• 4.1 双端口存储器
  1、双端口存储器的逻辑结构
  双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进行并行的独立操作,因而是一种高速工作的存储器,在科研和工程中非常有用。举例说明,双端口存储器DT7133的逻辑框图。如下页图。
  
  
  2、无冲突读写控制
  当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突。当任端口被选中驱动时,就可对整个存储器进行存取,每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时,端口的OE(低电平有效)打开输出驱动器,由存储矩阵读出的数据就出现在I/O线上。
  
  3、有冲突读写控制
  当两个端口同时存取存储器同一存储单元时,便发生读写冲突。为解决此问题,特设置了
  BUsY标志。在这种情况下,片上的判断逻
  辑可以决定对哪个端口优先进行读写操作而对另一个被延迟的端口置BUSY标志(BUSY变为低电平),即暂时关闭此端口。

• 有冲突读写控制判断方法
  (1)如果地址匹配且在CE之前有效,片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。
  (2)如果CE在地址匹配之前变低,片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。
  无论采用哪种判断方式,延迟端口的BUSY标志都将置位而关闭此端口,而当允许存取的端口完成操作时,延迟端口BUSY标志才进行复位而打开此端口
  
  
  

• 4.2多模块交叉存储器
  1、存储器的模块化组织
  个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如何安排,有两种方式:一种是顺序方式,一种是交叉方式
  

  • 1、顺序方式
    【例】M0一M3共四个模块,则每个模块8个字顺序方式:
    M0:0-7
    M1:8-15
    M2:16-23
    M3:24-31
    5位地址组织如下: XX XXX高位选模块,低位选块内地址
    ●特点:某个模块进行存取时,其他模块不工作。优点:某一模块岀现故障时,其他模块可以照常工作,
    通过增添模块来扩充存储器容量比较方便。缺点:各模块串行工作,存储器的带宽受到了限制
    例】MO一M3共四个模块,则每个模块8个字交叉方式:
    MO:0,4,…除以4余数为0
    M1:1,5,…除以4余数为1
    M2:2,6,…除以1余数为2
    M3:3,7,…除以4余数为3
    ●5位地址组织如下: XXX XX高位选块内地址,低位选模块
    特点:连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的。优点是对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽。使用场合为成批数据读取。
  • 2、多模块交叉存储器的基本结构下图为四模块交叉存储器结构框图。主存被分成4个相互独立、容量相同的模块MO,M1,M2,M3,每个模块都有自己的读写控制电路、地址寄存器和数据寄存器,各自以等同的方式与CPU传送信息。在理想情况下如果程序段或数据块都是连续地在主存中存取,那么将大大提高主存的访问速度。
    

  2、多模块交叉存储器
  通常在一个存储器周期内,m个存储体必须
  分时启动,则各个存储体的启动时间间隔为
  T=T/m(m为交叉存取度存取周期:T=mτ
  连续存取n个字所需时间为:
  顺序=nT=nmT
  t交叉=T+(n-1)T=mT+(n-1)T整个存储器的存取速度有望提高m倍

• 4.3 二模块交又存储器举例