[译] ARMv8-A架构基础之保存的进程状态寄存器

当发生异常时，处理器状态将以类似于ARMv7-A中的CPSR的方式存储在相关的已保存程序状态寄存器（SPSR）中。 SPSR在发生异常之前保存PSTATE字段的值，并在执行异常返回时用于恢复PSTATE字段的值。

下图显示了从AArch64中发生异常时的SPSR：

exceptions_from_aarch32.png

下图显示了从AArch32中发生异常时的SPSR：

exceptions_from_aarch64.png

各个位代表AArch64的以下值：

N	负数结果（N标志）。
Z	零结果（Z）标志。
C	进位（C标志）。
V	溢出（V标志）。
SS	Software Step。指示在发生异常时是否启用Software Step。
IL	非法执行状态位。在异常发生之前立即显示PSTATE.IL的值。
D	调试异常屏蔽位。在复位或为了进入AArch64状态产生异常时，该位设置为1.
A	SError（系统错误）屏蔽位。
I	IRQ屏蔽位。
F	FIQ屏蔽位。
M [4]	用于记录执行状态（0表示AArch64，1表示AArch32）。
M[3：0]	模式或来自该异常级别的异常

在ARMv8-A中，使用的SPSR取决于异常级别。 如果EL1中出现异常，则使用SPSR_EL1。 如果在EL2中出现异常，则使用SPSR_EL2，如果在EL3中出现异常，则使用SPSR_EL3。 当发生异常时，核(core )会填充SPSR。

注意
与异常级别相关联的寄存器对ELR_ELn和SPSR_ELn，在执行期间会把他们的状态保留在一个较低的异常级别。

---

原文
https://developer.arm.com/products/architecture/a-profile/docs/100878/latest/the-saved-process-status-register