晶体负载电容选择和计算---别再抄开发板了

如果排查的思路对你有帮助,请记住 消雨匆匆 or  大吊工。 码字和排查很累,仅此而已

附言:一个硬件工程师不是抄抄图,lay lay板,还是需要有自己的思考,自己的分析,前辈的提点的。画图只是技术,不是能力

负载电容?

对,可以去复习一下晶体的振荡原理。。。这里不详细说。

并多大?就是你平时看到晶体两端都会并联的电容。

每个晶体都有标称的负载电容值,一般规格书也有说明,C load(load capacitance )。也就是说外部的电容等于或者接近于这个值时,晶体的振荡频率是最准的。负载电容与石英谐振器一起决定振荡器的工作频率,通过调整负载电容,一般可以将振荡器的工作频率调到标称值。

先摆上计算公式:

Cf=[Cd*Cg/(Cd+Cg)]+Cic+△C,Cd、Cg就是要挂在两边的电容值,Cic为晶体输入芯片时钟脚上,PIN脚上的寄生电容,△C为板上走线或者其他因素导致的寄生电容

晶体负载电容选择和计算---别再抄开发板了_第1张图片

 

我们一般都是选择Cd=Cg,那么上述公式简化为

Cf=0.5Cg+Cic+△C

Cic+△C有两种不同的说法,有些IC手册直接引脚上就标明了Cic+△C,比如一个stm32的单片机为5pf,默认将你板子上的寄生电容算进去了。

也有只是给出Cic,△C需要自己去估计,众说纷纭,有些说是0.2pF~8pF,有些说是2~5pf(我怀疑这个将IC引脚也算在内了)。

根据个人经验,一般△C都是0.5pf左右。

然后Cd的值选一个电容标称附近的,比如算出来是19.2pf,你到底选择20pf,还是18pf呢?

 

不想算怎么办?算出来有偏差,那就微调了。其实电容选择偏大或者偏小影响的是频率输出的准确,换句话说,我们基本设计上相差不会太大,有些不是要求高的场合(时钟同步,较时这些要求高的)还是能用,外部察觉不出

可以用仪器测量(频率计),切记不要用示波器,示波器对频率的测量原理搞懂了你就知道示波器是测不了频率的

还要注意,频率计的探头的寄生电容,你要减掉,不然你接探头上去的,探头拿了实际工作,补偿要加上。

也就是说,当你接上测量仪器的时候,实际

Cf=[Cd*Cg/(Cd+Cg)]+Cic+△C+C探头

 以下是网友给的建议,我觉得设计的时候可以作为checklist
1、现在有很多芯片内部已经增加了补偿电容(internal capacitance),所以在设计的时候,只需要选按照芯片datasheet推荐的负载电容值的选择晶体即可,不需要额外再加电容。但是因为实际设计的寄生电路的不确定性,最好还是预留CL1/CL2的位置。

 

你可能感兴趣的:(晶体负载电容选择和计算---别再抄开发板了)