逻辑电路的输出状态不但和当时的输入状态有关,而且还与电路在此前的输入状态有关,称这种电路为时序逻辑电路。
指令由操作码字段和地址码字段组成。操作码字段表征指令的操作特性与功能;地址码字段通常指定参与操作的操作数的地址。
小数点固定在某个位置的数据。
小数点位置可以浮动的数据。
当运算结果超出机器数所能表示的范围时,称为溢出。
举例(两个同号数相加和两个异号数相减会溢出)。
1.当符号相同的两个数相加,如果结果的符号与加数(或被加数)不相同,则为溢出。
2.当任意符号两数相加时,如果C=Cf,运算结果正确,其中C为数值最高位的进位,Cf为符号的 进位,如果C不等于Cf,则为溢出。
3.采用双符号位fs1和fs2,正数的双符号位为00,负数的双符号位为11。符号位参与运算, 当结果的两个符号位fs1和fs2不相同时,则为溢出。
十进制的小数转换为二进制,主要是小数部分乘以2,取整数部分依次从左往右放在小数点后,直至小数点后为0。
二进制的小数转换为十进制主要是乘以2的负次方,从小数点后开始,依次乘以2的负一次方,2的负二次方,2的负三次方等。例如二进制数0.001转换为如果机器字长为n,那么一个数的原码就是用一个n位的二进制数,其中最高位为符号位:正数为0,负数为1。剩下的n-1位表示该数的绝对值。
原码
例如:
X=+101011 , [X]原= 0010_1011
X=-101011 , [X]原= 1010_1011
位数不够的用0补全。
PS:正数的原、反、补码都一样,0的原码跟反码都有两个,因为这里0被分为+0和-0。十进制。
反码
知道了原码,那么你只需要具备区分0跟1的能力就可以轻松求出反码,为什么呢?因为反码就是在原码的基础上,符号位不变其他位按位取反(就是0变1,1变0)就可以了。
例如:
X=-101011 , [X]原= 1010_1011 ,[X]反=1101_0100
补码
补码也非常的简单,就是在反码的基础上按照正常的加法运算加1。
例如:
X=-101011 , [X]原= 1010_1011 ,[X]反=1101_0100,[X]补=1101_0101
负数的补码这么记更简单:符号位不变,其他的从低位开始,直到遇见第一个1之前,什么都不变;遇见第一个1后保留这个1,以后按位取反。
例:
[-7]原= 1 000011_1
[-7]补= 1 111100_1
PS:0的补码是唯一的,如果机器字长为8那么[0]补=0000_0000。
移码
移码最简单了,不管正负数,只要将其补码的符号位取反即可。
例如:
X=-101011 , [X]原= 1010_1011 ,[X]反=1101_0100,[X]补=1101_0101,[X]移=0101_0101
具有发现某些错误或自动改错能力的数据编码方法,它的实现原理是加进一些冗余码,使合法数据编码出现某些错误时,就成为非法编码。
首先由CPU将字的地址送到AR(地址寄存器),经地址总线送至内存,然后发出读命令。主存接到读命令后,得知需将该地址单元的内容读出,便完成读操作,将该单元的内容读至数据总线上,送入DR(数据寄存器),读操作完成。
若向主存存入一个信息字时,首先CPU将该字所在主存单元的地址经AR送到地址总线,并将信息字送入DR,然后向主存发出写命令,主存接到写命令后,便将数据线上的信息写入到对应地址线指出的存储单元,写操作完成。
同样大小的芯片中,DRAM集成度远高于SRAM。
DRAM功耗比SRAM小。
DRAM价格比SRAM便宜。
DRAM容量比SRAM大
SRAM存储周期比DRAM快8-16倍,但价格也贵8-16倍
DRAM速度比SRAM慢
DRAM需要再生,需配置再生电路,也需要消耗一部分功率。通常,容量不大的高速缓冲存储器大多用静态 RAM实现。
ROM和RAM都是一种存储技术,只是两者原理不同,RAM为随机存储,掉电不会保存数据,而ROM 可以在掉电的情况下,依然保存原有的数据。ROM是Read Only Memory的意思,也就是说这种存储器 只能读,不能写。而RAM是Random Access Memory的缩写。RAM则可以随机读写。
在电脑中,有内存和硬盘之说,其实内存就是一种RAM技术,而ROM则类似于硬盘技术,两者都是 存储器,只是RAM的速度要远远高于ROM的速度。
动态MOS存储单元利用MOS管的栅极电容来存储信息,但由于栅极电容的容量很小,而漏电流又不可能绝对等于0,所以电荷保存的时间有限。为了避免存储信息的丢失,必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”.
所谓寻址方式,通常是指某一个CPU指令系统中规定的寻找操作数所在地址的方式,
或者说通过什么的方式找到操作数。
(包含顺序寻址和跳跃寻址)和数据寻址(包含立即寻址和直接寻址和隐含寻址和间接寻址和寄存器寻址和寄存器间接寻址和基址寻址和变址寻址和相对寻址)。
计算机执行程序是按顺序的方式进行的,若按照4个周期完成一条指令来考虑,执行过程如下:
取指1 计算地址1 取操作数 计算存取结果 取指2 计算地址2…
但是这样在取指1结束之后,执行这个功能的部件(指令部件)就空闲下来,所以我们使用下面这种结构。
取址 | 计算地址 | 取操作数 | 运算 | |
取址 | 计算地址 | 取操作数 | 运算 |
当指令部件执行完成后,马上又执行下一个取址操作。这样保证每个器件都在工作。
层次分为cache,主存,辅存。
cache作用:在速度方面,计算机的主存和cpu一直保持了大约一个数量级的差距。于是在cpu和主存中间设置高速缓冲存储器,构成高速缓存(cache)主存层次,要求cache在速度上能跟的上cpu的要求。
主存:当前计算机正在执行的程序和数据均放在主存中,cpu直接从存储器取指令或存取数据。
辅存:容量大,成本低,通常在断电后仍能保存信息,也可和主存做虚存使用。
根据局部性原理,在主存和cpu之间设置了cache。如果当前正在执行的程序和数据存放在cache中,当程序运行时,不必从主存存储器取指令和取数据,访问cache即可。cache由sram组成。
虚拟存储器是一种存储管理技术,用以完成用小的内存实现假想的特大存储器。但是虚拟存储器的容量并不是无限是以牺牲CPU工作时间以及内、外存交换时间为代价的。
段是利用程序的模块化性质,按照程序的逻辑结构划分成的多个相对独立部分。把主存按段分配的存储管理方式称为段式管理。优点是段的分界与程序的分界自然对应,方便修改和编译。缺点是容易在段间留下空余的零碎空间不好利用。
页式管理系统传送单位是定长的页,主存的物理空间也被划分为等长的固定区域,称为页面。优点是比段式管理系统空间浪费小的多,缺点是处理,保护和共享没段式来得方便。
反映逻辑页面和物理页面对应的关系。
逻辑页面(也称虚页)放在页式虚拟存储器中,物理页面放在主存中。
快表由硬件(门电路和触发器组成),通常称为旁路缓冲器,一般在16个条目到128个条目之间,快表只是慢表的小小副本。快表访问速度极快。
慢表存放在内存中,访问速度相对快表很慢,快表和慢表都是反映逻辑页面和物理页面的对应关系。
io接口称为设备控制器,如磁盘控制器,打印机控制器等,作用是控制并实现主机与外部设备之间的数据传送。
基本功能:
(1)实现主机与外部设备之间的数据传送。
(2)实现数据缓冲,以达到主机同外部设备之间的速度匹配。
(3)接受主机的命令,提供设备接口的状态,并按照主机的命令控制设备。
(1)程序直接控制方式:在用户的程序中安排一段由输入输出指令和其他指令所组成的程序段直接控制外部设备的工作。
(2)程序中断传送方式:在程序中安排一条指令,发出信号启动外部设备,然后机器继续执行原程序。
(3)直接存储器存取方式(DMA):在外部设备和主存之间开辟直接的数据传送通路。
在外部设备和主存之间开辟直接的数据传送通路。
名词解释
一般情况下,所有工作周期均用于执行cpu的程序。当外部设备完成输入和输出数据的准备工作后,占用总线一个工作周期,和主存直接交换数据。这个周期过后,cpu又继续控制总线,执行原程序。如此重复,直到整个数据块的数据传送完毕。
引起中断的事件,即发出中断请求的来源。
外中断:i/o设备,定时钟等来自处理机外部设备的中断又叫外中断。
内中断:处理硬件故障或程序出错引起的中断,叫做内中断
软中断:由Trap指令产生的软中断,这是在程序中预先安排好的。
当中断源发出引起中断的事件时,先将它记录在设备控制器的中断触发器中,即触发器置1,当它为1时,向cpu发出"中断请求"信号。多个中断触发器构成中断寄存器,其内容称为中断字或中断码。cup根据中断字确定中断源,转入相应服务程序。
产生中断源后,由于某种条件的存在,cup不能中止现行程序的执行,称为禁止中断.
现场信息指程序状态字,中断屏蔽寄存器和cpu中某些寄存器的内容。
断点:指程序进入中断时的位置。