通信应用中数字上变频DUC与数字下变频DDC详细原理（带图）

目录

关于上下变频的仿真：
数字插值滤波与数字正交上变频的仿真与实验----基于高速DAC芯片
数字正交下变频与数字滤波抽取的仿真与实验----基于高速ADC芯片

1.DUC与DDC的应用场景来源[2]

2.DUC与DDC的各部分简介

3.DUC与DDC的详细框图

3.1数字上变频Digital Up Converters 框图   3.2数字下变频Digital Down Converters 框图    参考文献：

---

1.DUC与DDC的应用场景来源[2]

在现代数字移动通信系统中，发射和接收路径(包括下面描述中的反馈接收路径)可根据信号特性分为三个主要电路级：射频级、模拟中频级和数字中频级。

从数据转换器到混频器的处理模块包括转换器(ADC或DAC)、模拟滤波器和中频放大器，我们可以把该级称为模拟中频级。转换器之后(事实上是在转换器的量化器部分之后)，信号变为数字信号；它与随后的FPGA或ASIC一起，我们称之为数字中频级。对于此级中的各数字信号处理模块，在Tx路径中通常称之为DUC(数字上变频器)，在Rx路径中通常称之为DDC (数字下变频器)。

典型DDC模块包括载波选择、下变频器、滤波器和抽取器。这些功能模块按顺序工作，或者可分别予以旁路，最终根据后续FPGA或ASIC(其采样速率较低)的要求，产生一个位于DC的复信号或一个实信号。
典型DUC模块包括插值、滤波器、上变频器和载波合并器。根据系统架构设计，DUC产生一个位于DC的复信号或中频信号，或者直接产生射频信号。DUC的处理几乎与DDC的处理相反。

2.DUC与DDC的各部分简介

DDC

Rx链路需要较高采样速率以避免信号混叠，简化模拟滤波器设计，提供更宽的信号频带。但另一方面，为了节省功耗、成本以及FPGA/ASIC中的高速逻辑，最好降低接口上的数据速率。转换器的集成DDC将解决上述要求。

NCO和混频器
为了从干扰(阻塞信号和其他载波)中选择所需的载波，NCO的输出频率与输入中频信号混频以将所需载波频移到DC。这样可以降低后续滤波和抽取级的复杂度。

滤波和抽取
在NCO和混频级之后，使用一个低通滤波器来选取所需的滤波并抑制其他不需要的信号。滤波器之后，使用一个2倍抽取器来降低数据速率。为了节省资源并向客户提供灵活性，半带FIR滤波器加2倍抽取器被合并在一个模块中；重复使用该模块以级联三到四级。系统设计者可根据应用需要选择使用其中的一部分或全部。转换器也可能提供2倍之外的其它抽取率以提供更大的灵活性，尤其是在RF ADC中。DUC

 

插值和滤波  
最简单的数字插值算法称为"零填充"，即在每两个样本之间插入0。采样速率加倍，但在得到的频谱中也会产生频率为Fs – Fif的镜像。因此，在插值器之后需要使用一个滤波器级，以便消除镜像或原始载波(依据应用而定)。

像在DDC中一样，2倍插值和滤波器被合并为一个模块。然后重复此功能模块并级联三到四级，以提高灵活性。也可使用2倍之外的其他插值系数以提供更大的灵活性，尤其是在RF DAC中。

NCO和混频器
DUC中的NCO和混频器级与DDC中的相同模块非常相似，但功能相反，即根据系统架构的要求，将载波频移到所需的中频或射频频率。增益、相位、I/Q偏移和反Sinc增益、相位调整、I/Q偏移和反sinc模块是许多IF/RF DAC的附件。
增益、相位调整和I/Q偏移常常一起使用以独立调谐输出信号I/Q通道，补偿不同类型的I/Q失配(DAC、模拟滤波器和调制器引起)，最终从模拟调制器后输出一个低本振泄漏和低镜像的理想复信号。
反sinc滤波器补偿DAC引起的sinc滚降，这种滚降会影响平坦度和信号幅度，尤其是在采用高中频或直接射频架构的宽带应用中

3.DUC与DDC的详细框图

3.1数字上变频Digital Up Converters 框图  

输出信号是实数
DUC的主要目的是经过数字混频基带IQ数字信号先插值、滤波，然后上变频到数字中频信号，它包含插值、数字滤波、上变频步骤。设其输入复数信号为Idata和Qdata，其输出信号为实数：

DUC，输出为实数

输出信号是复数（一般叫数字正交上变频？）
基带数据通过上变频变为数字中频信号，其频率分量是单边带信号，然后进行DA为模拟中频。设其输入复数信号为Idata和Qdata，其输出信号为也为复数：
默认SEL­­_SIDEBAND=0
OUT_I=Idatacos(wn+c)-Qdatasin(wn+c)............OUT_Q=Idatasin(wn+c)+Qdataos(wn+c)
关于图中SEL­­_SIDEBAND的选择经过我仿真发现是这样的，一般载波fc与信号fin相乘会出现两个频率分量fc+fin与fc-fin，图中SEL­­_SIDEBAND=0，输出频率分量是fc-fin；若=1，输出频率分量是fc+fin。数字正交下变频也是类似的情况。
经过仿真发现输出I与Q也是正交的，即相位相差90度。想看仿真流程的可以看这个[5]数字插值滤波与数字正交上变频的仿真与实验----基于高速DAC芯片。

DUC，输出为复数

3.2数字下变频Digital Down Converters 框图

输入信号是实数
DDC的主要目的是经过数字混频将AD采集的中频（IF）数字信号频谱下变频到基带信号，然后完成抽取滤波恢复原始信号，它包含采样、正交变换、数字滤波、抽取算法。主要的电路模块由四部分组成：数控振荡器NCO、数字混频器、抽取、数字滤波器[3]。设其输入实数信号为Xin，其输出信号为复数：

DDC，实数输入

输入信号是复数（一般叫数字正交下变频？）
最开始射频接收下来的是一路信号，先通过正交模拟混频变成输入是相互正交的中频IQ复数信号，然后进入数字正交下变频的流程（同上）：采样、正交变换、数字滤波、抽取。设其输入复数信号为Iin和Qin，其输出信号为复数：
                                                         
其实我仿真后输出也是正交的两路信号，即相位相差90度。

DDC，复数输入

搜索很多博文网页，很多都是复制一篇名为通信应用中的数字上变频和下变频文章，但是缺了图没法看，我仔细一看是翻译过来的，Google了一下找到了原文带配图版的参考[1].

参考文献：

[1]带图 The Ups and Downs of Digital Data Conversion.
[2]数据转换器中的DDC和DUC通道如何工作？
[3]数字下变频（DDC）和数字上变频（DUC）
[4]带图 内插和数字上变频技