基于 FPGA 的智力抢答器设计

本文设计文档及源码将在公众号 果冻空间 免费公布,关注公众号回复A-001获取,博文展示过少,有需要公众号获取,目前公众号仅仅作为资源管理的平台,提供资料链接

基于 FPGA 的智力抢答器设计

  • 题目简述
    • 目录
    • 设计流程图
    • 状态机
  • 视频演示

题目简述

设计一个支持四选手抢答的智力抢答器,实现自动智力抢答判定的功能。并且将抢答过程的信息和抢答结果通过 LED 显示
器显示。
基本功能:
1,4 个选手按下按键,在此期间内倒计时模块预设时间为 20s,超出 20s 时判断此次抢答违规,20s 以内按下按键,根据其按键快慢
实现抢答功能。
2,每位选手预设积分为 100,抢答成功者加 10 分,失败扣 10 分,其余选手不扣分;
3,在每次抢答结束下一次抢答前清零,以便进行下一次抢答功能。
扩展功能:实现抢答时间可调的功能

目录

基于 FPGA 的智力抢答器设计_第1张图片

设计流程图

基于 FPGA 的智力抢答器设计_第2张图片

状态机

基于 FPGA 的智力抢答器设计_第3张图片

视频演示

点我点我(更清晰)

基于FPGA的抢答器设计

你可能感兴趣的:(FPGA逻辑篇,demo分享)