数字电路

笔记
数字电路 :用数字信号进行算数运算和逻辑运输的电路 称为数字电路或者数字系统 数字电路具有逻辑运算和逻辑处理功能 又称数字逻辑电路

数字信号 时间和幅值的变化是离散的信号 即时间上离散 幅值上整数化

第一章　数字电路基础
数字电路的发展与分类
电子管 半导体分离原件 小规模集成电路(SSI)
中规模集成电路(MSI) 大规模集成电路(LSL)
超大规模集成电路(VLSI)

集成电路的材料与工艺
材料 以硅材料为主 在高速电路中也使用化合物半导体材料 如砷化镓
工艺 1.TTL(transistor transistor logic)
晶体管 晶体管 逻辑
2.CMOS(complementary metal oxide semiconductor)互补金属氧化物半导体
现如今由于cmos的低功耗 高速导致ttl已经不常用了
数字电路分析方法
基本分析方法
功能表 真值表 逻辑表达式 波形图
仿真软件 EWB和quartus II
2.数字电路的测试方法
数字万用表 示波器 逻辑分析仪
数字系统
可以将多个输入 转化为多个输出
数字系统包括组合系统 和时序系统
组合系统 输出只与当前输入有关
时序系统 输出不仅与当前输入有关 还与过去状态有关

!(A+B)=!A·!B

4.还原律 !!A=A

2.3 化简公式
1.合并公式
1)A·B+A·!B=A(B+!B)=A
2)(A+B)(A+!B)=A·A+A·!B+A·B+B·!B=A+A·!B+A·B=A(1+B+!B)=A(1+1)=A
2.吸收公式
A+AB=A·1+A·B=A(1+B)=A
A(A+B)=AA+AB=A+AB=A(B+1)=A

3.特殊公式
1)A+B=A+!AB
A+B=1(A+B)=(A+!A)(A+B)=A+AB+!AB=A(B+1)+!AB=A+!AB
2)AB=A(!A+B)
3)AB+!AC+BC(…)=AB+!AC
AB+!AC+ABC+!ABC=AB(1+C)+!AC(1+B)=AB+!AC
4)(A+B)(!A+C)(B+C)=(A+B)(!A+C)

2.4 3个重要规则
1.带入规则 就是把复杂变简单 可以推广反演公式
2.反演规则 把F就变成了!F
特点.把与换成或 把A换成!A 常量0换成1 整体的非不用变
注意点 1.不能破坏运算顺序
2.不属于单变量的非保留不便

3.对偶规则
把与换成或 0换成1 变量保持不便 可以得到对偶式
注意 1.顺序不能改变
2.长非号也保持不便

2.5 复合逻辑运算和复合门
2.5.1 定义 将与或非3种基本运算结合起来就是复合逻辑运算
常用复合逻辑运算
1.与非 就是与运算和非运算的组合 即F=!(A·B)
2.或非 就是或运算和非运算的组合 即F=!(A+B)
3.与或非 3种运算的组合 F=!(AB+CD)
4.同或运算 含义当2个输入变量相同时 输出为1 ，相异时输出为0 符号为⊙
F=A⊙B=!A!B+AB
5.异或 也称模二加运算 含义当2个变量相异时 输出1 相同时输出0 符号为⊕
F=A⊕B =A!B+!AB

注:同或 异或 和或的区别就是一个是2个变量 一个是一个变量

异或与同或常用公式
1.!(A⊙B)=A⊕B 反之也可 所以异或 与 同或 互为对偶函数
2.与常数
A⊙1=A A⊕1=!A
A⊙0=!A A⊕0=A
A⊙A=1 A⊕A=0
A⊙!A=0 A⊕!A=1
奇偶性
A⊙A=1;A⊙A⊙A=A 判断数如0的个数的奇偶性
A⊕A=0；A⊕A⊕A=A 判断输入的1的个数奇偶性

异或与同或的作用
1.统计输入0或1个数的奇偶性
2.控制信号的同向或者反向输出
异或时当x取0， A原样输出 当x取1时 A取反输出

2.6逻辑门的等效符号

基本逻辑门电路(与，或，非，与非，或非)除了使用标准符号外还经常使用与其逻辑功能相同的等效逻辑符号，也可以根据反演定律，将任何与形式门和或形式的逻辑门互换

---

2.9逻辑函数的2种标准形式
一.最小项 n个变量的最小项是n个变量的"与"项
其中每个变量都以原变量或者反变量的形式出现一次。
一个A的最小项 就是A或者!A
AB则他的最小项是AB 或者!AB 或者A!B 或者!A!B
等等
特点:如果最小项特定 那么只有一组数字使他们为1 其余全为0

性质
1.
2.
3.n变量的每一个最小项 有n个相邻项

相邻项:只有一个变量 他的取值是不同的 其他变量是相同的
2.最小项的表达式 ––标准"与或"式(最小项标准式)
如果在一个与或表达式中，所有的"与项"均为最小值 则称这种表达式为最小项表达式 或称为标准与或式 (可以存在或)
逻辑函数用最小项表示
真正表中使函数值为1的各个最小项相或(重点)
特点 由于任何一个函数的真值表是唯一的 所以最小项表达式也是唯一的

二.最大项
定义 n个变量的最大项是n个变量的"或项"，其中每一个变量都以原变量或反变量的形式出现一次
2变量 也有4个
任何一个最大项 只有一组变量取值使他为0 而其余取值均使他为1
性质
1)
2)
3)
卡洛图 化简以及无关项
2.1.1 逻辑函数的卡洛图化简
按照相邻规则排列的最小方格图，利用合并相邻项的原则化简逻辑函数
1.卡洛图的构成
画n变量的卡洛图:首先画出2^n个小方格，并将输入变量按行，列分为两组表示在方格的左上角，变量的取值按格雷码排列。行，列变量交叉处的小方格就是输入变量取值对应的最小项。
第3章　组合逻辑电路　
3.1 组合逻辑电路的分析
数字逻辑电路包含2大类　一类是组合逻辑电路　另一类是时序逻辑电路　
学习数字逻辑电路的目的:能够对电路进行分析，并且能够进行数字电路的设计
逻辑电路的分析:就是找出输入与输出的关系，由他们的关系我们得有能力推测出这个逻辑电路有什么实际应用
例１　F=!AB*!BC*!AC = AB+BC+AC
根据真值表这个函数表达式可以用作3变量多数表决器
例２　Si=Ai⊕Bi⊕Ci Ci+1=(Ai⊕Bi)Ci+Ai·Bi　
一位二进制全加器

3.2 组合逻辑电路的设计
根据功能写出逻辑表达式以及能够画出电路图　
工业上需要满足的要求以及衡量标准
1)所用逻辑器件数目最少，器件种类最少。器件之间的连线最简单。这样的电路可以称为最小化电路
2)保证级数尽量小　以保证减少门电路的延迟
3) 功耗小，并且电路需要很稳定
例１　制作一位全减器数字电路　
例２ 制作8421码转余三码数字电路

3.3 译码器的功能
译码器是一种具有翻译功能的多输入多输出的组合逻辑器件，可以把输入的二进制代码翻译成对应的编码输出
译码器还有输入使能端，来控制这个译码器是工作还是不工作

译码器还可以分为2大类　
变量译码器　把2进制代码翻译成对应的输出
变量译码器又可以分为2进制译码器译码器和2-10进制译码器

显示译码器　主要用来驱动显示器件

2进制译码器
2-4译码器 一个低电平有效使能端　2个输入端　4个输出端
不考虑使能端情况
Y1=!mi
考虑使能端情况
Y1=E+!mi

A与B的非
3-8译码器
１个高点平有效使能端E[1] 2个高电平有效使能端(E[2A]和 E[2B]) 4个输入端　8个输出端

4-16译码器

3.4二进制译码器的应用
典型的应用
(1)实现存储系统的地址译码

(2)实现逻辑函数

(3)带使能端的译码器可用作数据分配器和脉冲分配器

译码器每一个输出都对应着某一个输入变量的最大项或者最小项的非
3.4 二进制译码器的应用-扩展

二进制译码器的扩展值得是用小规模的译码器来实现大规模译码器
以下用3-8译码器实现4-16译码器

第3讲 数据选择器及其应用

3.5数据选择器功能

数据选择器简称MUX(multiplexer)
数据选择器又称多路选择器
他有n位地址输入，2^n位数据输入，1位输出
功能：每次在地址输入的控制下，从多路数据中选择一路进行输出，类似单刀多掷开关
常见的数据选择器有2选1 4选1 8选1 和16选1等
4选1选择器原理图

D[0]A[0]!A[1]!E+D[1]A[0]!A[1]!E+D[2]!A[0]A[1]!E+D[3]A[1]A[0]!E

数据选择其的典型应用
1.作数据选择，以实现信号的分时传送　最本质应用
2.实现组合逻辑函数
3.在数据传输时进行并-串转换
4.产生序列信号
3.6数据选择器的应用-实现逻辑函数
例1 : 74151就是一种８选1选择器
例2:

3.7数据选择器的扩展

第4章　触发器
本章主要讲以下几点
4.1触发器的概述
4.2基本RS触发器的描述方法
4.3时钟控制触发器
4.4主从触发器和边沿触发器
4.5触发器的逻辑符号以及时序图
第一讲
4.1触发器概述
组合逻辑电路　输出只与当前输入有关
时序逻辑电路　输出不仅与当前输入有关，也与过去的输出(也就是过去的状态)有关

如何保存过去状态呢，这就需要触发器
1.时序电路基本结构
触发器是时序电路的核心

2.触发器的定义
触发器：是具有记忆功能的双稳态电路(指的是0态和1态)
触发器的输入为Y又称为激励
触发器的输出为Q又称为状态

现态(Q^{n)–表示触发器现在的状态:Q}n常简写为Q
次态(Q^n+1)—表示触发器的下一个状态

3.基本RS触发器及其工作原理

/R[D]和S[D]为高电平时输出不发生改变，仅当其中一个为低电平时，输出才发生改变，称为R[D]和S[D]低电平有效，在逻辑符号中用字符上加一横提示为
并且在输入端加有小圆圈/
按照图从上到下0 1　置1

按照图从上到下0 1置1
4.2 基本RS触发器的描述方法
1.状态转移真值表
低电平有效基本RS逻辑符号

我们可以列出真值表　将输入　现态作为输入　次态作为输出
2.特征方程　(状态方程)

3.激励表
激励表也称驱动表，是表示触发器由当前状态Q^{n转至确定的下一状态Q}n时，对输入信号的要求

4.状态转移图
状态转移图是使用图形的方式来描述触发器的状态转移规律。圆圈表示触发器的稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件

5.时序波形图

不定只有在Q和!Q都为1 且S[D]和R[D]都为1时才会发生　也就是不允许输入到保持输入的时候
输出的不同取决于这2个与非门的延时
当上面与非门的延时低时　Q=0
当上面与非门的延时高时　Q=1

6.基本RS触发器构成的开关消抖电路

注意: 老师说　R[1]和R[2]为上拉电阻

解释: R[D] S[D]取0和1时候　处于置0状态。由于S[D]不会变　所以当R[D]变成1的时候触发器就是保持记忆状态。所以可以让Q的值以及Q^n的值保持不变

4.3 时钟控制触发器
4.3.1 钟控RS触发器
钟控RS触发器是在基本RS触发器基础上加2个与非门构成的R为置0端，S为置1端，CP为时钟输入端(或者叫门控)－－－CLOCK Pulse 时钟脉冲
引入钟控信号的原因
数字系统中，为了协调各种触发器的工作状态，引入同步信号，使得这些触发器只有在同步信号到达时才按输入信号改变状态。同步信号也叫时钟信号，用CLOCK表示，一般简写成CLK

不定发生在　CLK为1 R S都为1 到 CLK 为1 R S 都为0

在实际应用中，有时需要在不受CLK控制的情况下把触发器置成指定的状态，为此，触发器电路还设置有异步置1输入端S[D]和异步清0输入端R[D] 如下图所示。
4.6.2 钟控D触发器

D触发器是触发器中最简单的触发器，也是后面时序电路设计用的最多的触发器
4.3.3钟控JK触发器

特点: 不管J K 取什么都不会使得 R[D]和S[D]同时为0 也就是R[D]+S[D]=!K + !Q + !J +Q == 1

4.3.4钟控T触发器

4.3小结
(1) 时钟控制基本RS触发器及其符号
(2)钟控D触发器，符号及其描述方法
(3)钟控JK触发器，符号及其描述方法
(4)钟控T触发器
(5)各触发器功能
4.4.主从触发器和边缘触发器
4.4.1 电平钟控触发器存在的空翻现象
空翻现象: 把在一个CLK脉冲周期内触发器2次或以上翻转的现象叫做空翻
空翻现象的发生使得时钟控制失效，这样就得不到同步的目的
注: 同步的要求是每一个CLK脉冲