几个硬件设计经验

几个硬件设计经验

0

推荐

1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装：
电容：
　　0.01uF可能的封装有0603、0805
　　10uF的封装有3216、3528、0805
　　100uF的有7343
　　320pF封装：0603或0805
电阻：
　　4.7K、10k、330、33既有0603又有0805封装

请问怎么选择这些封装?

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?

3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?

4.所谓5V ttl器件、5V cmos器件是指什么意思?是不是说该器件电源接上5V，其引脚输出或输入电平就是5V ttl或者5v cmos?

5.板子上要做两个串口，可不可以只用一块MAX232芯片?如果可以，用哪个型号的芯片?MAX3232C、MAX3232E还是MAX3232CSE?或者说这几个芯片哪个都可以

6.看PDIUSBD12芯片手册，见到两个概念，不清楚：单地址/数据总线配置、多路地址/数据总线配置,请问这两者有什么区别

7.protel99中，电源和地的网络标号是不是肯定是全局的(即使我使用层次电路原理图绘图模式3:电路端口全局，网络标号局部)

8.晶振起振电路电容好像一般为22pF，这是不是经验值，像上下拉电阻取值一般为4.7k~10K

9.usb插座电路，有一个电容:0.01uF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容

10.DB9插座究竟是2发送，3接收还是3接收2发送，或者是由自己定义，无所谓

12.何谓扇入、扇出、扇入系数及扇出系数

13."高速的差分信号线具有速率高，好布线，信号完整性好等特点"，请问何谓高速差分信号线?

14.protel 99se中，布线时，信号线、地线、电源线线宽一般是多少？有什么原则需要注意?

15.TTL电路和cmos电路有什么区别？什么时候使用TTL系列？什么时候使用cmos器件?

一些回答：
1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装：
电容：
　　0.01uF可能的封装有0603、0805
　　10uF的封装有3216、3528、0805
　　100uF的有7343
　　320pF封装：0603或0805
电阻：
　　4.7K、10k、330、33既有0603又有0805封装

请问怎么选择这些封装?
答：选择合适的封装第一要看你的PCB空间，是不是可以放下这个器件。一般来说，封装大的器件会比较便宜，小封装的器件因为加工进度要高一点，有可能会贵一点，然后封装大的电容耐压值会比封装小的同容量电容耐压值高，这些都是要根据你实际的需要来选择的，另外，小封装的元器件对贴装要求会高一点，比如SMT机器的精度。如手机里面的电路板，因为空间有限，工作电压低，就可以选用0402的电阻和电容，而大容量的钽电容就多为3216等等大的封装

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
答： 这个电阻一般是串电阻，拿来做阻抗匹配的，当然也可以做降压用，用于3.3V I/O 连接2.5V I/O类似的应用上面。阻值的选择要认真看Datasheet，来计算

3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?

答：电容靠近电源脚，这个问题可以参见http://www.ednchina.com/bbs/DetailTopic_new.asp?topicid=3961&ForumID=5

补充一点看法：
在两个芯片的引脚之间串连一个电阻，一般都是在高速数字电路中，为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的Q值。
通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：1、实际的印制板上连线的阻抗受到面积等设计方面的限制；2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。
实际设计时，我们常用22到33欧 姆的电阻，实践证明，在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的，该电阻在抑制振铃的同时，也使得信号延时增加，所以通常只用在频率几兆到 几十兆赫兹的场合。频率过低无此必要，而频率过高则此法的延时会严重影响信号传输。另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写 线等，而对于一般的地址线和数据线，由于芯片设计总有一个稳定时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。

前面已经补充了一点，再补充一点：关于接地问题。
接地是一个极其重要的问题，有时关系到设计的成败。
首 先要明确的是，所有的接地都不是理想的，在任何时候都具有分布电阻与分布电感，前者在信号频率较低时起作用，后者则在信号频率高时成为主要影响因素。由于 上述分布参数的存在，信号在经过地线的时候，会产生压降以及磁场。若这些压降或磁场（以及由该磁场引起的感应电压）耦合到其它电路的输入，就可能会被放大 （模拟电路中）或影响信号完整性（数字电路中）。所以，一般要求在设计时就考虑这些影响，有一个大致的原则如下：
1、在频率较低的电路中（尤其是模拟电路或模数混合电路中的模拟部分），采用单点接地，即各级放大器的地线（包括电源线）分别接到电源输出端，成为星形连接，并且在这个星的节点上接一个大电容。这样做的目的是避免信号在地线上的压降耦合到其他放大器中。
2、在模拟电路中（尤其是小信号电路）要避免出现地线环，因为环状的地线会产生感应电流，此电流造成的感应电势是许多干扰信号的来源。
3、如果是单纯的数字电路（包括模数混合电路中的数字部分）且信号频率不高（一般不超过10兆），可以共用一组电源与地线，但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。
4、在高速的数字电路（例如几十兆的信号频率）中，必须采取大面积接地，即采用4层 以上的印制板，其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量，所以此时地线与信号线之间构 成的回路电感成为主要影响因素，信号的实际返回路径是紧贴在信号线下面的，这样构成的回路面积最小（从而电感最小）。大面积接地提供了这样的返回路径的可 能性，而采用其他的接地方式均无法提供此返回路径。需要注意的是，要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断（地槽），若出 现这种情况，情况会变得十分糟糕。
5、高频模拟电路，也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题，所以情况更复杂一些，在这里就不展开了。
以上是个人多年实践中成功的经验与失败的教训，希望对你有所帮助。