FPGA常用通信协议之IIC

 

目录

1、概述

2、IIC时序

2.1数据位的有效性规定

2.2起始/终止/应答/非应答信号

2.3数据传送格式

2.4总线的寻址

3 FPGA读写EEPROM

3.1EEPROM芯片手册

3.1.1写时序:

3.1.2读时序

3.1.3硬件原理图:

3.2RTL设计

3.2.1项目需求分析

3.2.2架构设计

4.IIC 工程Verilog代码下载


 

1、概述

    IIC(Inter-Integrated Circuit集成电路总线),IIC串行总线一般有两根信号线,一根是双向的数据线SDA,另一根是时钟线SCL。所有接到IIC总线设备上的串行数据SDA都接到总线的SDA上,各设备的时钟线SCL接到总线的SCL上。IIC总线上允许连接多个微处理器以及各种外围设备,如存储器、LED及LCD驱动器、A/D及D/A转换器等。

FPGA常用通信协议之IIC_第1张图片

     IIC总线通过上拉电阻接正电源。当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SDA及SCL都是线“与”关系。

FPGA常用通信协议之IIC_第2张图片

 

     每个接到IIC总线上的器件都有唯一的地址。主机与其它器件间的数据传送可以是由主机发送数据到其它器件,这时主机即为发送器。由总线上接收数据的器件则为接收器。

     在多主机系统中,可能同时有几个主机企图启动总线传送数据。为了避免混乱, IIC总线要通过总线仲裁,以决定由哪一台主机控制总线。

2、IIC时序

2.1数据位的有效性规定

    IIC总线进行数据传送时,时钟信号为高电平期间,数据线上的数据必须保持稳定,只有在时钟线上的信号为低电平期间,数据线上的高电平或低电平状态才允许变化。

FPGA常用通信协议之IIC_第3张图片

2.2起始/终止/应答/非应答信号

SCL线为高电平期间,SDA线由高电平向低电平的变化表示起始信号;

SCL线为高电平期间,SDA线由低电平向高电平的变化表示终止信号。 

FPGA常用通信协议之IIC_第4张图片

应答信号是由数据接收方发出的,当SCL为高电平期间,如果监测到SDA为低电平,说明有应答信号;

非应答信号也是由数据接收方发出的,当SCL为高电平期间,如果SDA为高电平,说明有非应答信号。

FPGA常用通信协议之IIC_第5张图片

起始和终止信号都是由主机发出的,在起始信号产生后,总线就处于被占用的状态;在终止信号产生后,总线就处于空闲状态。

接收器件收到一个完整的数据字节后,有可能需要完成一些其它工作,如处理内部中断服务等,可能无法立刻接收下一个字节,这时接收器件可以将SCL线拉成低电平,从而使主机处于等待状态。直到接收器件准备好接收下一个字节时,再释放SCL线使之为高电平,从而使数据传送可以继续进行。

2.3数据传送格式

1)字节传送与应答

每一个字节必须保证是8位长度。数据传送时,先传送最高位(MSB),每一个被传送的字节后面都必须跟随一位应答位(即一帧共有9位)。

FPGA常用通信协议之IIC_第6张图片

由于某种原因从机不对主机寻址信号应答时(如从机正在进行实时性的处理工作而无法接收总线上的数据),它必须将数据线置于高电平,而由主机产生一个终止信号以结束总线的数据传送。

如果从机对主机进行了应答,但在数据传送一段时间后无法继续接收更多的数据时,从机可以通过对无法接收的第一个数据字节的“非应答”通知主机,主机则应发出终止信号以结束数据的继续传送。

当主机接收数据时,它收到最后一个数据字节后,必须向从机发出一个结束传送的信号。这个信号是由对从机的“非应答”来实现的。然后,从机释放SDA线,以允许主机产生终止信号。

2)数据帧格式

I2C总线上传送的数据信号是广义的,既包括地址信号,又包括真正的数据信号。

在起始信号后必须传送一个从机的地址(7位),第8位是数据的传送方向位(R/T),用“0”表示主机发送数据(T),“1”表示主机接收数据(R)。每次数据传送总是由主机产生的终止信号结束。但是,若主机希望继续占用总线进行新的数据传送,则可以不产生终止信号,马上再次发出起始信号对另一从机进行寻址。

在总线的一次数据传送过程中,可以有以下几种组合方式:

a、主机向从机发送数据,数据传送方向在整个传送过程中不变:

注:有阴影部分表示数据由主机向从机传送,无阴影部分则表示数据由从机向主机传送。“从机地址”,指IIC总线上的器件的唯一地址,或者是将要访问从机器件的存储地址空间。

 A表示应答, A非表示非应答(高电平)。S表示起始信号,P表示终止信号。

b、主机在第一个字节后,立即从从机读数据。

 

c、在传送过程中,当需要改变传送方向时,起始信号和从机地址都被重复产生一次,但两次读/写方向位正好反相。

2.4总线的寻址

I2C总线协议有明确的规定:采用7位的寻址字节(寻址字节是起始信号后的第一个字节)。

 (1)寻址字节的位定义

FPGA常用通信协议之IIC_第7张图片

D7~D1位组成从机的地址。D0位是数据传送方向位,为“0”时表示主机向从机写数据,为“1”时表示主机由从机读数据。

主机发送地址时,总线上的每个从机都将这7位地址码与自己的地址进行比较,如果相同,则认为自己正被主机寻址,根据R/T位将自己确定为发送器或接收器。

从机的地址由固定部分和可编程部分组成。在一个系统中可能希望接入多个相同的从机,从机地址中可编程部分决定了可接入总线该类器件的最大数目。如一个从机的7位寻址位有4位是固定位,3位是可编程位,这时仅能寻址8个同样的器件,即可以有8个同样的器件接入到该IIC总线系统中。

3 FPGA读写EEPROM

3.1EEPROM芯片手册

以24LC64芯片为例,其管脚封装及管脚说明如下:

FPGA常用通信协议之IIC_第8张图片FPGA常用通信协议之IIC_第9张图片

3.1.1写时序:

 

FPGA常用通信协议之IIC_第10张图片

FPGA常用通信协议之IIC_第11张图片

由时序图可以看出,如果我们要向EEPROM写入一个字节,那么必须经过以下步骤:

  1. 发送启动信号start;
  2. 发送控制字1010_0000;
  3. 接收并检测EEPROM发来的应答信号ACK;
  4. 发送高字节地址位;
  5. 接收并检测EEPROM发来的应答信号ACK;
  6. 发送低字节地址位;
  7. 接收并检测EEPROM发来的应答信号ACK;
  8. 发送8bit有效数据;
  9. 接收并检测EEPROM发来的应答信号ACK;
  10. 发送停止信号;

3.1.2读时序

FPGA常用通信协议之IIC_第12张图片

FPGA常用通信协议之IIC_第13张图片

FPGA常用通信协议之IIC_第14张图片

由时序图可以看出,如果我们要从EEPROM任意地址空间读出一个字节,如图figure5所示,那么必须经过以下步骤:

1. 发送启动信号;

  1. 发送控制字1010_0000;
  2. 接收并检测EEPROM发来的应答信号ACK;
  3. 发送高字节地址位;
  4. 接收并检测EEPROM发来的应答信号ACK;
  5. 发送低字节地址位;
  6. 接收并检测EEPROM发来的应答信号ACK;
  7. 发送启动信号;
  8. 发送控制字1010_0001;
  9. 接收并检测EEPROM发来的应答信号ACK;
  10. 读取一个字节数据;
  11. 发送NO ACK信号;
  12. 发送停止信号;

3.1.3硬件原理图:

FPGA常用通信协议之IIC_第15张图片

由此可以看出我们的位选信号为“000”,EEPROM可读写。

3.2RTL设计

3.2.1项目需求分析

        用两个按键控制EEPROM读写,当写按键按下时,向EEPROM某一固定地址写入一个字节数据,当读按键按下时,将该地址数据读出,并显示到数码管。

3.2.2架构设计

FPGA常用通信协议之IIC_第16张图片

 

说明:LED灯是一个标志信号,LED亮说明数据写入完毕

 

4.IIC 工程Verilog代码下载

下面附上完整的IIC读写访问EEPROM的工程代码。需要的童鞋请自行下载。

https://download.csdn.net/download/qq_22168673/11017534

 

 

>>点击这里返回导航页<<

 

你可能感兴趣的:(FPGA基础进阶)