QUARTUS Ⅱ仿真（一）

quartus Ⅱ仿真
（一）拼接4-16译码器：
任何一项设计都是一项工程(Project)，利用New Project Wizard工具选项来创建设计工程，即 令顶层设计cnt10.vhd为工程，并设计工程相关信息：工程名， 目标器件，综合器，仿真器等。（1）打开File?New Project Wizard建立新工程管理窗口，在界 面上找到事先设定好的文件夹，设定工程名，选中已存盘文件， 一般应该设顶层设计文件为工程，第三行为当前工程顶层文件 的实体名。 （2）将设计文件加入工程，将工程相关的所有VHDL文件(如果 有)加入此工程，用add all按钮 。（3）选择仿真器和综合器类型，选择Next弹出窗口选择仿真器 和综合器类型，如果选默认的NONE，表示选软件自带的仿真 器和综合器，可以另选仿真器和综合器尤其是选用非Altera公 司的器件的时候。 （4）选择目标芯片，用Family下拉列表选择芯片系列，再选择 一个确定的目标器件。（5）工具设置，下一步是EDA工具设置窗口，EDA design entry/synthesis tool用于选择输入HDL类型和综合工具；EDA simulation tool用于选择仿真工具；EDA timing analysis tool 用于选择时序分析工具，除了可以用自带的工具外可以外加 工具。 （6）结束设置，下一步弹出工程设置统计窗口，列出相关设置 最后finish，出现设好的工程名的工程管理窗口，显示本工程 项目的层次结构和各层次实体名。 QuartusII将工程信息存在工程配置文件(quartus)中。它包含工程所有信息，包括设计文件，波形文件，signalTapII文件。 内存初始化文件，以及构成工程的编译器，仿真器和软件构 建设置。 建立工程之后，可以使用Assignment菜单下的Setting对话框 中的Add/Remove选项卡在工程中添加和删除，设计其他文件。执行分析和综合器件，将按照选项卡中显示顺序处理文件。（7）在Quartus II中，选择菜单File–>New–>Design Files–>BDF–>OK，在编译窗口内完成电路图的连接（如图）

(4)点击运行，检查电路图连接是否正确，确定正确后新建波形图VWF文件，依次导入输入管脚、输出管脚，设置好输入端的波形周期，点击运行，观察波形（如图）

（二） 用161计数器芯片设计M=12的计数器
电路图如下：

波形图如下：

（三）用161技术芯片设计M=20的计数器：
电路图和波形图如下