流水线与并行处理概述

  1. 基本概念
    ①计算时间:处理器或电子系统处理一个问题时,第一个计算的开始于最后一个计算的结束之间的时间间隔称为计算时间;
    ②流水周期:一个处理器中两次连续计算之间的时间间隔称为流水周期,流水速率是是流水周期的倒数;
    ③块流水周期:处理器连续处理两个问题时两次起始时刻的时间间隔称为块流水周期;
    ④阵列尺寸:阵列中处理器(单元、门电路)的数目;——决定了硬件成本
    ⑤I/O通道:与外部(主机)进行通信的I/O线数;——I/O通道决定了通信带宽
    阵列尺寸与计算时间的乘积可用于度量硬件的设计效益
    流水线与并行处理概述_第1张图片
    ⑥关键路径
    组合电路的关键路径定义为信号输入与输出之间的最长路径;
    时序电路的关键路径定义为任何两个存储单元(或者延迟单元)之间的最长路径;
    对既有组合电路又有时序电路的系统,关键路径指最长路径。
    ⑦时钟周期:由关键路径的运算时间决定;
    ⑧吞吐率:信号处理系统每秒处理的样点个数;
    ⑨采样周期:吞吐率的倒数;
    ⑩迟滞:产生输出的时间与系统接收对应输入的时间之差;
    对于只有组合逻辑的系统,迟滞通常按绝对时间单位或者门延迟数来表示;
    对于时序系统,迟滞通常按时钟周期的数量来表示;

流水线变换导致关键路径的缩短,从而可以提高时钟速度或采样速度,或者在同样采样速度下降低电压(功耗)
流水线与并行处理概述_第2张图片

在并行处理中,对个输出在一个时钟周期内并行地计算,有效采样速度提高到与并行级数相当的倍数

实例:考虑三阶FIR滤波器
流水线与并行处理概述_第3张图片
流水线与并行处理概述_第4张图片
仅当不等式(2.2)满足时才可以直接使用上述直接形式的FIR滤波器结构。
对于某些实时使用要求较快的输入速率(采样率),这个结构就不能用了!

流水线与并行处理概述_第5张图片
流水线与并行处理概述_第6张图片
流水线与并行处理概述_第7张图片
流水线与并行处理概述_第8张图片
流水线与并行处理概述_第9张图片
流水线与并行处理概述_第10张图片
流水线与并行处理概述_第11张图片

你可能感兴趣的:(FPGA,数字IC)