FPGA

XILINX ALTERA等FPGA ARINC 429源码IP的Verilog实现

FPGAARINC429源码IPFPGA源码IPVerilog源码支持XILINXALTERA等ID:345888689169702689芳草街沉静的凉果FPGAARINC429源码IP及其在XILINX

xhLwcuDPSG·2025-04-02 02:25

FPGA 纯逻辑arinc818 ip core

1、符合FC-FS、FC-AV、FC-ADVB协议规范；2、符合ARINC818协议规范；3、支持光纤通信Class1、Class3服务；5、可动态配置光纤端口速率，支持1.0625Gbps、2.125Gbps、3.1875Gbps、4.25Gbps可配置；6、DDR控制接口简洁，方便快速集成；7、支持分辨率如下：1、1920*1080@30Hz/60Hz2、1680*1050@30Hz/60Hz

FPGA_Linuxer·2025-04-02 01:21

第二章 4位闪烁灯

FPGA至简设计项目实践前言一、设计目标本工程使用4个LED灯（LED1~LED4）来实现闪烁灯的功能。

Mr 黄锦华·2025-04-01 21:19

算力技术创新赋能多场景应用升级

工业互联网场景中，CPU+GPU+FPGA的混合计算模式有效支撑复杂物理仿真与产线优化；智能安防领域借助量子计算的高并发特性，实现千亿级特征数据的实时匹配与风险预警；物联网终端则依托边缘计算节点的分布式部署

智能计算研究中心·2025-04-01 13:50

【弹性计算】异构计算云服务和 AI 加速器（四）：FPGA 虚拟化技术

AI加速器》系列，共包含以下文章：异构计算云服务和AI加速器（一）：功能特点异构计算云服务和AI加速器（二）：适用场景异构计算云服务和AI加速器（三）：GPU虚拟化技术异构计算云服务和AI加速器（四）：FPGA

G皮T·2025-04-01 04:18

【bug】OPENCV和FPGA的版本对应关系

如果opencv和FPGA的版本不对应，则会出现如下warning/usr/bin/ld:warning:libavcodec.so.57,neededby/usr/lib/gcc/aarch64-linux-gnu

andeyeluguo·2025-03-31 20:20

MCU内置FPGA/CPLD在触摸屏中的应用

传统的屏驱MCU常见应用于洗衣机、空调、空调面板、仪器仪表等人机交互界面显示场景中，通常是以段码的形式显示设备运转的时间、温度、测量结果等简单运行数据，随着人机交互需求丰富化，智能家居设备、摩托车、电动车等产品也逐步增加了屏幕显示功能，段码显示的方式也升级为显色内容更为丰富的TFT-LCD图形交互显示，以更丰富的颜色和生动的图像形式展示运行参数信息，甚至以屏幕操控代替部分机械按键功能。AG32最高

上海易硅智能科技有限公司·2025-03-31 16:21

FPGA 基础知识——单位之间的转换

刚刚开始学习FPGA，对于常用时间做如下总结：1s（秒）=1000ms(毫秒)1ms(毫秒)=1000us(微妙)1us(微妙)=1000ns（纳秒）——常用1ns(纳秒)=1000ps（皮秒）1KHZ

xiaoyang0307·2025-03-31 10:08

ZYNQ的cache原理与一致性操作

在XilinxZynqSoC中，Cache管理是确保处理器与外部设备（如FPGA逻辑、DMA控制器）之间数据一致性的关键。

指令集诗人·2025-03-31 05:36

Zynq + FreeRTOS 笔试题2

A.ARMCortex-A9双核B.FPGA可编程逻辑C.DDR控制器D.以上全是AXI4总线协议中，以下哪种类型适合高吞吐量数据传输？

指令集诗人·2025-03-31 05:36

FPGA学习记录第一天

为了锐捷网络杯B组赛题，进行FPGA的学习，并最终完成基于FPGA的温控风扇的实现。

Hanying_5·2025-03-29 23:15

VScode 画时序图（FPGA）

1、先安装插件：2、然后就可以编写一个.js文件，如下：{signal:[{name:'clk',wave:'p.......|..'},{name:'rstn',wave:'01......|..'},{name:'din_vld',wave:'0.1.0...|..'},{name:'din',wave:"x.==x...|..",data:["D0","D1"]},{name:'dout_v

坚持每天写程序·2025-03-29 23:44

CUDA专题3：为什么GPU能改变计算？深度剖析架构、CUDA®与可扩展编程

其他计算设备（如FPGA）虽然能效也很高，但其编程灵活性远不及GPU。GPU与CPU的能力差异源于它们的设计目标不同。CPU旨在以最快速度执行单个线程（即一系列操作），并可并行执行数十

AI专题精讲·2025-03-29 20:22

Lattice并购案和我国FPGA发展道路

引用http://www.cnblogs.com/alifpga/p/9292588.htmlFPGA作为通信、航天、军工等领域的关键核心器件，是保障国家战略安全的重要支撑基础。

万_大_帅·2025-03-28 18:18

简记_FPGA 硬件最小系统设计

一、FPGA板级设计的五要素1.1、电源电路核心电压：一般为固定值IO电压：FPGA的IO分为多个bank，同一个bank的不同IO引脚电压相同，不同bank的电压可以不同辅助电压：除了核心电压和IO电压

土豆19891021·2025-03-25 14:25

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯

系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号FPGAZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux

贾saisai·2025-03-23 17:50

【第1章＞第6节】CMAC小脑模型神经网络的理论学习与MATLAB仿真

网络结构2.2CMAC地址映射2.3学习过程3.CMAC网络的MATLAB编程实现4.分辨率，重叠度，学习率对CMAC网络的训练性能影响分析4.1分辨率4.2重叠度4.3学习率5.视频操作步骤演示欢迎订阅FPGA

fpga和matlab·2025-03-23 15:54

一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）

文章目录一切皆是映射：实现神经网络的硬件加速技术：GPU、ASIC（专用集成电路）和FPGA（现场可编程门阵列）1.背景介绍2.核心概念与联系3.核心算法原理&具体操作步骤3.1算法原理概述3.2算法步骤详解

AI天才研究院·2025-03-23 02:36

Fpga-流水灯代码详解

moduleflowled(inputsys_clk50,inputrst_n,outputreg[3:0]led);reg[23:0]cnt;always@(posedgesys_clk50ornegedgerst_n)beginif(!rst_n)cnt<=24'd0;elseif(cnt<24'd10000000)cnt<=cnt+1'b1;elsecnt<=24'd0;endalways@

一顿吃一锅·2025-03-23 01:59

FPGA实战1-流水灯实验verilog

1.实验要求（1）设计一个流水灯的实验，实现12位流水灯的依次点亮，（2）流水灯的流转时间是（500ms/2Hz），（3）系统时钟位50MHz，（4）定义12个寄存器ledtemp保存12个状态，（5）寄存器的初始值位12'b0000_0000_0001，（6）当移位到12‘b1000_0000_0000时，ledtemp的值回到12'b0000_0000_0001,2.设计代码//coding/

马志高·2025-03-23 01:56

PXI PXIe控制器：4Link架构+16GB带宽，兼容主流机箱，设计文件涵盖原理图、PCB和FPGA源码，实现可直接制板，高带宽PXI PXIe控制器，4Link架构，兼容主流机箱，提供设计文件、

PXIPXIe控制器4Link架构16GB带宽兼容主流PXIe机箱设计文件原理图&PCBFPGA源码可直接制板ID:8245999662600997605浪里个浪里个浪001PXI和PXIe控制器是一种用于测量和自动化测试的高性能仪器

suRQWcVNi·2025-03-22 02:50

PXI/PXIe控制器 4Link架构 16GB带宽兼容主流PXIe机箱设计文件原理图&PCB FPGA源码可直

原理图&PCBFPGA源码可直接制板PXI和PXIe技术在现代仪器仪表领域中扮演着重要角色。

FjtKvOwLaGa·2025-03-22 02:17

FPGA基带平台射频数据处理装置及验证系统设计与方法

本文还有配套的精品资源，点击获取简介：FPGA在射频数据处理领域拥有灵活性和高性能，广泛用于通信、雷达、卫星导航等。

BE东欲·2025-03-21 22:10

基于FPGA的3U机箱温度采集板PT100，应用于轨道交通/电力储能等

板卡简介：本板为温度采集板（PT100），对目标进行测温，然后将温度转换成处理器可识别的电流信号。性能规格：电源：DC5V，DC±15V4线制PT100：7路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）3线制PT100：1路（标称测温范围-50℃~200℃，对应调理后电流4~20mA，精度±0.5℃）尺寸：220mm*100mm*1.6mm重量：0.155kg工作

深圳信迈主板定制专家·2025-03-21 22:08

FPGA仿真过程中宏定义的修改

在仿真过程中，经常会有一些时间变量，比如1分钟，10分钟等，这种级别的仿真很费时间，因此，人们往往将时间参数修改，利用秒级别进行仿真，仿真完成后，再改回分钟级别。下面提供一种宏定义的方式，方便实际过程中和仿真过程中时间参数修改。`defineSIMULATION`ifdefSIMULATIONlocalparamTIMER_CNT_1S=30'd1_000-1'b1;//1s计数的最大值local

学习永无止境@·2025-03-21 21:38

FPGA设计中衍生时钟的定义及约束

衍生时钟的定义：衍生时钟主要是指由已有的主时钟进行分频、倍频或相移而产生出来的时钟信号，如由时钟管理单元（MMCM等）或一些设计逻辑所驱动产生的时钟信号。衍生时钟的定义取决于主时钟的特性，衍生时钟约束必须指定时钟源，这个时钟源可以是一个已经约束好的主时钟或者另一个衍生时钟，衍生时钟并不直接定义频率、占空比等参数，而是定义其与时钟源的相对关系，如分频系数、倍频系数、相移差值、占空比差值等。因此，在做

学习永无止境@·2025-03-21 21:38

基于MPC8377的MCPU 3U机箱CPCI板卡

性能规格：电源：DC5VCPU：MPC8377核数：单核32位主频：667MHzMCU：MK60DN512VLL10FPGA：XC6SLX16-2FT256I存储：DDR2256Mb（CPU）PROM16MB

ARM+FPGA+AI工业主板定制专家·2025-03-21 21:35

FPGA时序约束的概念和意义

设计人员通过GUI输入时序约束，或者手动输入时序约束的方式告诉Vivado工具关于时钟或者IO接口的时序信息，用于协助Vivado工具在布局布线时尽可能的满足设计人员的时序要求，最大程度的保证Vivado工具每次生成的bit文件都具备良好的稳定性和适应性。

学习永无止境@·2025-03-21 18:10

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略

BRAM消耗与FIFO的关系：有效利用FPGA资源的策略引言在FPGA设计中，BRAM（BlockRAM）是用于存储数据的重要资源。有效管理和利用BRAM对于实现高性能数字系统至关重要。

kanhao100·2025-03-21 12:11

基于FPGA的DDS连续FFT 仿真验证

基于FPGA的DDS连续FFT仿真验证1摘要本文聚焦AMDLogiCOREIPFastFourierTransform(FFT)核心，深入剖析其在FPGA设计中的应用。

toonyhe·2025-03-21 11:35

无矩阵乘法LLM：效率与性能双突破

此外，基于FPGA的硬件优化进一步提升了性能，1.3B参数模型功耗仅为13W，达到人类阅

XianxinMao·2025-03-21 08:42

高云FPGA的管脚约束文件的复制

问：Gowin里面能不能直接拷贝一个管脚约束文件进去用？答：可以直接拷贝，但是拷贝前后两个工程对应的芯片必须要是同一个芯片拷贝方法:第一步：按照被拷贝约束文件对应的芯片新建一个工程，然后将原工程文件夹“src”里面的“.cst”文件拷到新建工程的相同目录下，第二步：回到新建工程目录下，点击芯片名右击，如下图：将“.V”文件和“.cst”文件一同加入这个工程，最后综合，布局布线就可以了，注意：有时拷

在岸上走的鱼·2025-03-21 04:08

FPGA——DDS原理及代码实现

FPGA——DDS原理及代码实现一、DDS各参数意义如图，一个量化的32点的正弦波，也就是说一个ROM里存了32个这样的数据，每次读出一个数据要1ms，分别读出1,2,3...30,31,32,共32个点

·2025-03-20 19:34

逾越TAO·2025-03-19 23:39

【FPGA教程案例31】通信案例1——基于FPGA的ASK调制信号产生

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2025-03-19 23:03

【教程4＞第2章＞第30节】本章整体思维导图与学习总结

教程4.目录.目录1.本章节目录2.本章节思维导图3.本章节学习案例与实际应用欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100

fpga和matlab·2025-03-19 12:39

算力未来演进与多场景创新

从技术架构层面来看，异构计算通过整合CPU、GPU、FPGA等多元芯片实现性能跃升，边缘计算则借助分布式节点降低时延并提升响应效率，而量子计算在特定领域的指数级加速潜力已进入验证阶段。

智能计算研究中心·2025-03-19 11:06

FPGA中级项目3——IP核之时钟管理单元

FPGA中级项目3——IP核之时钟管理单元时钟还需要管理？什么是时钟管理单元？我们常熟知FPGA本身有晶振单元，源源不断的提供的50Mhz的频率波。但是这样往往无法满足一些设计需求。

霖00·2025-03-17 18:23

【从零开始学习计算机科学】硬件设计与FPGA原理

硬件设计硬件设计流程在设计硬件电路之前，首先要把大的框架和架构要搞清楚，这要求我们搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板（要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果）。如果你找到了的参考设计，最好还是先看懂并理解，这一方面能提高我们的电路理解能力，而且能避免设计中的错误。在开始做硬件设计前，根据自己的项目需求，可以去找能够满足硬件功能设计的，有很

贫苦游商·2025-03-17 06:21

【无标题】采集板设计

设计包含16片AD9680ADC和XilinxXC7V690FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。

weixin_42366388·2025-03-16 21:46

FPGA为何要尽量减少组合逻辑的使用

在FPGA设计中，组合逻辑的使用确实需要谨慎，尤其是要尽量减少它的复杂性。这并不是因为组合逻辑本身不好，而是因为它在实际应用中容易引发一系列问题，而这些问题往往与FPGA的设计哲学和硬件特性相冲突。

昇柱·2025-03-15 23:37

fpga驱动rgb液晶屏_以ARM+FPGA结构驱动高分辨率液晶显示设计与效果测试

摘要：结合ARM操作灵活和FPGA实时处理的优点，提出采用ARM+FPGA结构驱动高分辨率RGB888液晶显示屏。

奶油小馒头·2025-03-15 12:11

基于NXP+FPGA轨道交通3U机箱结构远程输入/输出模块（RIOM）

基于NXP+FPGA轨道交通6U机箱结构远程输入/输出模块（RIOM）RIOM使得数据通过就近的I/O源输入和输出。也可以直接将I/O源连接到列车计算机（如VCU），可以减少电缆用量从而节约成本。

深圳信迈主板定制专家·2025-03-15 11:40

基于NXP+FPGA永磁同步电机牵引控制单元（单板结构/机箱结构）

永磁同步电机牵引控制单元（单板结构/机箱结构）永磁同步电机牵引控制单元（TCU-PMSM）用于牵引逆变器-永磁同步电机构成的牵引电传动系统，采用轴控方式。执行高性能永磁同步电机复矢量控制策略，具有响应迅速、有效可靠的防空转·滑行控制功能以及平稳、无冲击的带速重投技术。最大转矩电流比（MTPA）控制和弱磁控制用于轨道交通领域的PMSM的控制目标为：控制牵引电机提供足够大的转矩；控制牵引电机在保持恒定

深圳信迈主板定制专家·2025-03-15 11:40

全国产飞腾+FPGA架构，支持B码+12网口+多串电力通讯管理机解决方案

行业痛点:中国的电力网络已经成为当今世界覆盖范围最广、结构最为复杂的人造科技系统。随着国家和各部委颁布了一系列法律法规，如国家颁布的《中华人民共和国网络安全法》、工信部颁布的《工业控制系统信息安全防护指南》、发改委颁布的14号令《电力监控系统安全防护规定》、国家能源局颁布的《关于印发电力监控系统安全防护总体方案等安全防护方案和评估规范的通知》，凸显了电力行业的网络安全防护工作的重要性。基于电力行业

深圳信迈科技DSP+ARM+FPGA·2025-03-15 11:06

基于NXP+FPGA轨道交通3U机箱结构牵引控制单元

基于NXP+FPGA轨道交通异步电机牵引控制单元(TCU-IM)异步电机牵引控制单元（TCU-IM）用于牵引逆变器-异步电机构成的牵引电传动系统，可采用车控或架控方式。

深圳信迈主板定制专家·2025-03-15 11:06

petalinxu 在zynq的FPGA下的ST7735S的驱动配置

spi的接线：【TFT模块排针8】【开发板spi,gpio】【antminers9】VCC-----------3.3V-----------3.3VGND-----------GND-----------GNDBLK(背光）-------GPIO-----------BANK34_L4N_RXD2(w13;j2.12;gpio[2])RST(复位）-------GPIO-----------BA

qqssbb123·2025-03-15 11:05

4644 DCDC 电源芯片典型应用场景分析（详细版）

4644DCDC电源是一款高集成度、四输出的降压型模组稳压器，专为需要低纹波和高效率的供电场合设计，如FPGA、DSP等供电。

国科安芯·2025-03-14 19:44

[Vivado] IP核学习之Block Memory Generator

BlockMemoryGeneratorIP核是一种高级内存构造器，可使用Xilinxfpga中的嵌入式块RAM资源来生成面积和性能优化的内存空间。BlockMemoryGener

奕天者·2025-03-12 23:20

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二

前言因为FPGADDR3测试的工程搭建步骤比较的多，所以分成几篇来写，这样利于把复杂的事情拆分，利于理解与实际的操作上一篇搭建了初步的HelloWorld工程，还没写什么代码或者改什么配置，所以FPGA

zhangsz_sh·2025-03-12 21:35

推荐频道