Verilog学习笔记（一）：线性反馈移位寄存器（LFSR）实现

线性反馈移位寄存器 = 移位寄存器 + 组合逻辑反馈

●用处：产生伪随机序列、数据压缩、计数器、数据编码解码等等

●好处：具有速度和面积优势  

●特点：

         ★产生伪随机序列的最大长度：2^n-1;

●种类：       

one_to_many:

many_to_one:

●“最大”的线性反馈移位寄存器

         ★最大是指能产生的伪随机序列长度最长

         ★一个D触发器叫做移位寄存器中的一个比特，D触发器的数目称为移位寄存器的比特数

         ★“最大”的移位寄存器表（one_to_many）：

防止进入禁止的状态

如下图所示的移位寄存器，如果进入状态0000（即四个D触发器的值都是0），那么就永远出不来了

防止进入禁止的状态

如下图所示的移位寄存器，如果进入状态0000（即四个D触发器的值都是0），那么就永远出不来了

预防办法：

（1）想办法给寄存器置位到某个允许的状态

（2）用额外的电路让寄存器能够从禁止状态自动进入允许状态

如何设计具有2^n个状态的移位寄存器？

以8个比特的线性反馈移位寄存器为例：

参照“最大”的移位寄存器表，先做一个2^n-1状态的移位寄存器：

其实，只要寄存器状态不是00000000，寄存器就会正常工作，如果寄存器的状态是00000000，那么寄存器就会永远被困在状态00000000中。

我们要做的工作是：

把00000000也变成正常工作状态。

这需要：

（1）我们能从某个正常状态转到00000000，

（2）我们能从00000000转到另一个正常工作状态

（3）加入00000000尽量不影响其他状态之间的转移。

 

首先看（2）和（3），如果我们能实现下图所示的电路，就能满足（2）和（3）。

此时，00000000的下一个状态是10111000

正好是图1所示电路中00000001的下一个状态。

所以我们让00000001转到00000000

下图所示电路就能满足要求：

综上：同时满足（1）、（2）、（3）的电路如下图所示：

其对应的many_to_one实现是：

Example： One_to_many 8-bit LFSR (具有2^n个状态)

具有2^n个状态的n-bit 一般（generic）LFSR

●难点：

    ★要把n当成参数传入LFSR设计模块中

    ★要能综合

    ★要使用尽量少的资源，尽量不使用rom

●设计参照：

●代码分析：

小结：这段代码最经典的地方就在第一个always（即always @(reset)）里面，这里写了这么多，看似会被存在一个rom中，其实，经过综合工具优化后，TapsArray根本就不会出现在电路里，既实现了通用性，又不会带来额外电路开销。看来，综合工具也是可以被设计者利用的，了解综合工具的脾性，可以提高我们的设计质量。

●模块调用：

参考资料：

"HDL Chip Design: A practical guide for designing, synthesizing and simulating ASICs and FPGAs using VHDL and Verilog" chapter 7: Linear Feedback Shift Registers.