- zynq串口的例子vio_uart
vio_uartvio_uart是一个基于串口通信的内存映射接口模块,其功能类似于Vivado中的VIOIP。它用于实现主从设备之间的数据采集与控制命令交互。两类寄存器vio_uart提供了采集寄存器和一个控制寄存器o_acq_gram_x:模拟采集器寄存器(生成采样数据)i_ctrl_gram_x:模拟控制器寄存器(接收主控写入的控制命令)地址映射类型信号名地址范围描述采集寄存器o_acq_gr
- FPGA芯片厂商及关键的开发测试工具
Chip Design
xPUChipDesignfpga开发
以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算(AI引擎+FPGA+CPU)数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成(HBM),支持CXL协议网络加速、边缘计算LatticeCertus
- Xilinx Vivado开发环境快速导出hdf文件(bat批处理)
XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时,需要FPGA侧搭建的硬件平台文件,即hdf文件,常规方式是编译完成生成bit流文件后,通过File->Export->ExportHardware菜单来导出,在弹出的菜单再选择要导出的路径和文件名称等,这个过程比较繁琐,通过观察TCL终端窗口:update_compile_order-file
- 基于ZYNQ7000的AD9226采集卡实现(1、采集数据到PL)
目标AD9226为12位,65MHz采样率ADC。基于ZYNQ7010平台,PL端采集AD数据,通过内部AXI总线,将数据搬运到PS的DDR。可以将如上目标分解为3个小目标实现PL采集AD9226模块,采集后的数据为AXIS接口。实现PL侧DMA可搬运AXIS数据到PS的DDR,可配置地址,帧长度,帧数量等。实现PS侧DMA驱动本章节实现第一个小目标:硬件:主控板采集模块模块引脚功能:D0-D11
- ZYNQ MPSOC PL端DDR4读写--介绍(1)
LEEE@FPGA
FPGA高速接口开发fpga开发DDR4
1DDR4介绍DDR4SDRAM(Double-Data-RateFourthGenerationSynchronousDynamicRandomAccessMemory,简称为DDR4SDRAM),是一种高速动态随机存取存储器,它属于SDRAM家族的存储器产品,提供了相较于DDR3SDRAM更高的运行性能与更低的电压,并被广泛的应用于计算机的运行缓存。DDR4主要特点1)更高频率与带宽起步频率为
- ZYNQ无DMA的四路HP总线极限性能探索
芯作者
D1:ZYNQ设计fpga开发硬件工程智能硬件
深入挖掘AXIHP总线的直接传输潜力,突破传统DMA的性能瓶颈一、HP总线:ZYNQ系统的"高速公路"在XilinxZYNQ架构中,HP(HighPerformance)总线是连接PS(处理器系统)和PL(可编程逻辑)的关键通道。传统方案依赖DMA控制器进行数据传输,但当我们需要超低延迟或确定性响应时,无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
- 复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南
芯作者
D1:ZYNQ设计fpga开发
突破传统瓶颈:零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中,AXI_DMA是连接PS(处理系统)和PL(可编程逻辑)的高速数据通道。本文通过创新性的零拷贝双缓冲架构,实现2.4GB/s的稳定传输速率,相比传统方案提升300%!我们将从硬件设计到软件优化,揭秘工业级DMA应用的完整开发流程。一、系统架构创新设计1.1传统DMA方案瓶颈分析方
- vxWorks7.0下基于zynq的boot启动程序
hongbozhu_1981
最近工作有点忙,好久没有更新内容,前段时间抽空做了vxWorks7.0下的基于zynq的boot程序,在此做个总结。vxworks7.0支持三种不同的boot程序:第一种uboot,第二种vxworks6.9.x以上的bootloader,第三种bootapp,关于uboot的创建方法在前面的博文中已经提到过,bootloader6.9的话,因为我不在使用6.9的版本,所以在此也就不做介绍,今天我
- 实时系统vxWorks-Zynq7020 axi gpio使用
不只会拍照的程序猿
实时vxWorks听说ZYNQ嵌入式物联网ZYNQvxworks实时操作系统
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境:vxWorks6.9.4,workbench3.3.5,开发板:TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
- VxWorks在Zynq平台上的移植详细流程
缪超争Lighthearted
VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC平台的过程。Zynq平台以其独特的FPGA与ARMCortex-A处理单元结合的设计,广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出,旨在帮助开发者理解和掌握如何在这一平台上成
- 深入实战:ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道
芯作者
D1:ZYNQ设计fpga开发智能硬件硬件工程
在ZYNQ异构计算平台上,高效的数据交互是发挥PS(处理器系统)与PL(可编程逻辑)协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案,提供详实的代码、创新优化思路及性能分析,助你构建高速数据通道。一、为何选择AXIBRAM?在ZYNQ中,PS与PL交互的常用方式包括:AXIDMA:适合大数据流传输AXIGPIO:仅适合小数据量控制AXIBRAM:低延迟、
- 用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
神经网络15044
算法仿真模型python信号处理架构算法
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解脉冲多普勒(PD)雷达是现代雷达系统的核心技术之一,广泛应用于机载火控、气象监测、交通监控等领域。其核心优势在于能在强杂波背景下检测运动目标,并精确测量其径向速度。本文将深入探讨如何利用XilinxZynqSoC(FPGA+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
- ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题
DQI-king
ZYNQ学习记录数据库
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
- 使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)
尤老师FPGA
Lvglui
这一期讲解的控件是表格,表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级,因为仅存储文本。没有创建真实的对象,但它们只是即时绘制的。在lvgl中的默认格式如下图所示:在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示://Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 【FPGA】IO电平标准
步达硬件
ZYNQ嵌入式硬件fpga开发嵌入式硬件单片机
【FPGA】IO电平标准1LVCMOS(低压CMOS)1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL(低压TTL)3HSTL(高速TTL)4SSTL(高速)5LVDS(高速)参考资料FPGA支持多种IO电平标准,这些标准包括但不限于TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVPECL,RS232
- 深入剖析ZYNQ Linux动态PL配置:xdevcfg驱动创新实践指南
芯作者
D1:ZYNQ设计fpga开发
一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统(PS)与FPGA可编程逻辑(PL)深度融合,创造出独特的异构计算架构。传统FPGA开发模式中,比特流烧写需要停机操作,而动态重配置技术彻底打破了这一限制,使得:工业设备可在线切换通信协议(Modbus/Profinet/EtherCAT)机器视觉系统动态加载不同图像处理流水线5G基
- XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点
GJZGRB
fpga开发学习嵌入式硬件硬件工程ZYNQ7000
XILINXZYNQ-7000系列是赛灵思(Xilinx)推出的可扩展处理平台(SoCFPGA),将ARMCortex-A9双核处理器(属于“处理系统”,PS)与可编程逻辑(PL,即传统FPGA部分)集成在单芯片中,兼顾通用计算、实时控制与硬件加速能力。其核心优势是“软硬件协同设计”,广泛应用于对性能、功耗和灵活性要求较高的嵌入式领域。一、ZYNQ-7000系列简介1.架构特点双核心架构:PS(P
- ZYNQ7020学习历程
m0_61275923
学习fpga开发
一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC,是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列(FPGA)逻辑部件组成的。作为片上系统(SystemonChip,SOC),仅使用单个硅芯片即可实现整个系统的功能。Zynq是由两个主要部分组成的:一个是由双核ARMCortex-A9为核心构成的处理系统(PS,ProcessingSystem)
- 智能硬件之舞:Zynq EMIO控制PL LED的魔法解析与创意实践
芯作者
D1:ZYNQ设计fpga开发
当硬件工程师跳起光之芭蕾在智慧城市物联网设备研发现场,一组奇特的故障现象引发了工程师们的激烈讨论:某新型智能路灯在调试时出现诡异的光斑移动现象,常规GPIO控制方案始终无法复现问题。直到团队将示波器探头伸向Zynq芯片的EMIO引脚,才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。本文将带您进入Zynq硬件控制的魔法世界,以"光之雕刻师"的视角,揭秘EMI
- ZYNQ sdk lwip配置UDP组播收发数据
芯作者
D1:ZYNQ设计fpga开发
一、颠覆认知:组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值:在智能工厂中,ZYNQ通过组播同时控制100台AGV小车,比传统单播方案降低92%网络流量!二、环境搭建:硬件连接与工程创建硬件配置(以ZedBoard为例)
- FMQL10S /20S核心板 —— 国产化嵌入式开发新选择
Future_Comtech
fpga开发
近年来,随着国产可编程器件的发展,越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中,需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。FMQL10S芯片作为一款国产可编程SoC,兼容XilinxZynqXC7Z010架构,集成了ARMCortex-A9处理器与FPGA逻辑资源,具备一定的生态兼容性和可扩展性,适合作为嵌入式计算核心使用。硬件结构简
- zynq7020 shm共享内存和OCM
yayaer2
嵌入式通信嵌入式硬件Znyq
在XilinxZynq-7020SoC(结合ARM处理器和FPGA)中,共享内存(SHM)和片上内存(OCM)是两种不同的内存资源,它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别:1.物理位置与架构特性OCM(On-ChipMemory)共享内存(SHM,SharedMemory)物理位置位于处理系统(PS,ProcessingSystem)内部通常位于DDR内存或F
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx:module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡:pcie403板卡主控芯片:Xilinxxcvu13p-fhgb2104-2调试软件:Vivado2018.3代码环境:Vscodeutf-8测试工程:pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构,对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输,支持千
- ZYNQ学习之路(四):DDR读写测试实验
梅菜扣肉鱼丸粗面
ZYNQ学习之路ZYNQAXIDDRPL与PS数据交换
目录一、AXI协议简介二、实验简介三、框图实现四、SDK部分编程一、AXI协议简介ZYNQ的架构是分为PL与PS的,因此两者之间免不了数据交互,之前我们介绍了通过BRAM进行交互,但BRAM进行交互存在速度慢、内存有限的缺点,对于ZYNQ7020来说,其BRAM只有4.9M,当数据量较大时,就没有办法使用了。而PS端的DDR3起码是512M,甚至有的达到了4G,可以满足大量数据进行交互。PL与PS
- XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册
Tronlong创龙
工业级核心板嵌入式ARM软硬件原理图规格资料平台案例嵌入式硬件硬件工程fpga开发linuxarm
Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux,是Linux中的一种硬实时操作系统,它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量,同时最小化必须更改的代码量,以便提供这种附加的可抢占性。PREEMPT_RT补
- 基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
VX15600254840
fpga开发
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoC27DR或47DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;47DR的ADC采样率最高可达5GSPS、DA
- 基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)
VX15600254840
fpga开发硬件工程
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoCZU27DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;升级为47DR后,ADC采样率最高可达5GSPS以上,分辨率
- 基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板
FPGA_ADDA
fpga开发无线电射频XCZU49DRGPS+北斗
无线电射频数据采样转换开发板及配套开发平台的核心板,该SOM核心板是一个最小系统,包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、电源、内存以及Flash。与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡,由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
- 什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ!
FPGA工程狮-阿水
fpga开发硬件架构系统架构fpga
什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ什么是ZYNQ呢?ZYNQ是XILINX(现属于AMD)旗下一款创新的全可编程系统级芯片(SoC),它独特地结合了多核处理器系统(PS)与现场可编程门阵列(FPGA)逻辑(PL),为复杂应用提供了硬件可定制性与软件灵活性的双重优势。平常所说的PL端就是指的FPGA端,然后PS端,其实就可以理解为ARM端。ZYNQ的主要产品系列ZY
- sql统计相同项个数并按名次显示
朱辉辉33
javaoracle
现在有如下这样一个表:
A表
ID Name time
------------------------------
0001 aaa 2006-11-18
0002 ccc 2006-11-18
0003 eee 2006-11-18
0004 aaa 2006-11-18
0005 eee 2006-11-18
0004 aaa 2006-11-18
0002 ccc 20
- Android+Jquery Mobile学习系列-目录
白糖_
JQuery Mobile
最近在研究学习基于Android的移动应用开发,准备给家里人做一个应用程序用用。向公司手机移动团队咨询了下,觉得使用Android的WebView上手最快,因为WebView等于是一个内置浏览器,可以基于html页面开发,不用去学习Android自带的七七八八的控件。然后加上Jquery mobile的样式渲染和事件等,就能非常方便的做动态应用了。
从现在起,往后一段时间,我打算
- 如何给线程池命名
daysinsun
线程池
在系统运行后,在线程快照里总是看到线程池的名字为pool-xx,这样导致很不好定位,怎么给线程池一个有意义的名字呢。参照ThreadPoolExecutor类的ThreadFactory,自己实现ThreadFactory接口,重写newThread方法即可。参考代码如下:
public class Named
- IE 中"HTML Parsing Error:Unable to modify the parent container element before the
周凡杨
html解析errorreadyState
错误: IE 中"HTML Parsing Error:Unable to modify the parent container element before the child element is closed"
现象: 同事之间几个IE 测试情况下,有的报这个错,有的不报。经查询资料后,可归纳以下原因。
- java上传
g21121
java
我们在做web项目中通常会遇到上传文件的情况,用struts等框架的会直接用的自带的标签和组件,今天说的是利用servlet来完成上传。
我们这里利用到commons-fileupload组件,相关jar包可以取apache官网下载:http://commons.apache.org/
下面是servlet的代码:
//定义一个磁盘文件工厂
DiskFileItemFactory fact
- SpringMVC配置学习
510888780
springmvc
spring MVC配置详解
现在主流的Web MVC框架除了Struts这个主力 外,其次就是Spring MVC了,因此这也是作为一名程序员需要掌握的主流框架,框架选择多了,应对多变的需求和业务时,可实行的方案自然就多了。不过要想灵活运用Spring MVC来应对大多数的Web开发,就必须要掌握它的配置及原理。
一、Spring MVC环境搭建:(Spring 2.5.6 + Hi
- spring mvc-jfreeChart 柱图(1)
布衣凌宇
jfreechart
第一步:下载jfreeChart包,注意是jfreeChart文件lib目录下的,jcommon-1.0.23.jar和jfreechart-1.0.19.jar两个包即可;
第二步:配置web.xml;
web.xml代码如下
<servlet>
<servlet-name>jfreechart</servlet-nam
- 我的spring学习笔记13-容器扩展点之PropertyPlaceholderConfigurer
aijuans
Spring3
PropertyPlaceholderConfigurer是个bean工厂后置处理器的实现,也就是BeanFactoryPostProcessor接口的一个实现。关于BeanFactoryPostProcessor和BeanPostProcessor类似。我会在其他地方介绍。PropertyPlaceholderConfigurer可以将上下文(配置文件)中的属性值放在另一个单独的标准java P
- java 线程池使用 Runnable&Callable&Future
antlove
javathreadRunnablecallablefuture
1. 创建线程池
ExecutorService executorService = Executors.newCachedThreadPool();
2. 执行一次线程,调用Runnable接口实现
Future<?> future = executorService.submit(new DefaultRunnable());
System.out.prin
- XML语法元素结构的总结
百合不是茶
xml树结构
1.XML介绍1969年 gml (主要目的是要在不同的机器进行通信的数据规范)1985年 sgml standard generralized markup language1993年 html(www网)1998年 xml extensible markup language
- 改变eclipse编码格式
bijian1013
eclipse编码格式
1.改变整个工作空间的编码格式
改变整个工作空间的编码格式,这样以后新建的文件也是新设置的编码格式。
Eclipse->window->preferences->General->workspace-
- javascript中return的设计缺陷
bijian1013
JavaScriptAngularJS
代码1:
<script>
var gisService = (function(window)
{
return
{
name:function ()
{
alert(1);
}
};
})(this);
gisService.name();
&l
- 【持久化框架MyBatis3八】Spring集成MyBatis3
bit1129
Mybatis3
pom.xml配置
Maven的pom中主要包括:
MyBatis
MyBatis-Spring
Spring
MySQL-Connector-Java
Druid
applicationContext.xml配置
<?xml version="1.0" encoding="UTF-8"?>
&
- java web项目启动时自动加载自定义properties文件
bitray
javaWeb监听器相对路径
创建一个类
public class ContextInitListener implements ServletContextListener
使得该类成为一个监听器。用于监听整个容器生命周期的,主要是初始化和销毁的。
类创建后要在web.xml配置文件中增加一个简单的监听器配置,即刚才我们定义的类。
<listener>
<des
- 用nginx区分文件大小做出不同响应
ronin47
昨晚和前21v的同事聊天,说到我离职后一些技术上的更新。其中有个给某大客户(游戏下载类)的特殊需求设计,因为文件大小差距很大——估计是大版本和补丁的区别——又走的是同一个域名,而squid在响应比较大的文件时,尤其是初次下载的时候,性能比较差,所以拆成两组服务器,squid服务于较小的文件,通过pull方式从peer层获取,nginx服务于较大的文件,通过push方式由peer层分发同步。外部发布
- java-67-扑克牌的顺子.从扑克牌中随机抽5张牌,判断是不是一个顺子,即这5张牌是不是连续的.2-10为数字本身,A为1,J为11,Q为12,K为13,而大
bylijinnan
java
package com.ljn.base;
import java.util.Arrays;
import java.util.Random;
public class ContinuousPoker {
/**
* Q67 扑克牌的顺子 从扑克牌中随机抽5张牌,判断是不是一个顺子,即这5张牌是不是连续的。
* 2-10为数字本身,A为1,J为1
- 翟鸿燊老师语录
ccii
翟鸿燊
一、国学应用智慧TAT之亮剑精神A
1. 角色就是人格
就像你一回家的时候,你一进屋里面,你已经是儿子,是姑娘啦,给老爸老妈倒怀水吧,你还觉得你是老总呢?还拿派呢?就像今天一样,你们往这儿一坐,你们之间是什么,同学,是朋友。
还有下属最忌讳的就是领导向他询问情况的时候,什么我不知道,我不清楚,该你知道的你凭什么不知道
- [光速与宇宙]进行光速飞行的一些问题
comsci
问题
在人类整体进入宇宙时代,即将开展深空宇宙探索之前,我有几个猜想想告诉大家
仅仅是猜想。。。未经官方证实
1:要在宇宙中进行光速飞行,必须首先获得宇宙中的航行通行证,而这个航行通行证并不是我们平常认为的那种带钢印的证书,是什么呢? 下面我来告诉
- oracle undo解析
cwqcwqmax9
oracle
oracle undo解析2012-09-24 09:02:01 我来说两句 作者:虫师收藏 我要投稿
Undo是干嘛用的? &nb
- java中各种集合的详细介绍
dashuaifu
java集合
一,java中各种集合的关系图 Collection 接口的接口 对象的集合 ├ List 子接口 &n
- 卸载windows服务的方法
dcj3sjt126com
windowsservice
卸载Windows服务的方法
在Windows中,有一类程序称为服务,在操作系统内核加载完成后就开始加载。这里程序往往运行在操作系统的底层,因此资源占用比较大、执行效率比较高,比较有代表性的就是杀毒软件。但是一旦因为特殊原因不能正确卸载这些程序了,其加载在Windows内的服务就不容易删除了。即便是删除注册表中的相 应项目,虽然不启动了,但是系统中仍然存在此项服务,只是没有加载而已。如果安装其他
- Warning: The Copy Bundle Resources build phase contains this target's Info.plist
dcj3sjt126com
iosxcode
http://developer.apple.com/iphone/library/qa/qa2009/qa1649.html
Excerpt:
You are getting this warning because you probably added your Info.plist file to your Copy Bundle
- 2014之C++学习笔记(一)
Etwo
C++EtwoEtwoiterator迭代器
已经有很长一段时间没有写博客了,可能大家已经淡忘了Etwo这个人的存在,这一年多以来,本人从事了AS的相关开发工作,但最近一段时间,AS在天朝的没落,相信有很多码农也都清楚,现在的页游基本上达到饱和,手机上的游戏基本被unity3D与cocos占据,AS基本没有容身之处。so。。。最近我并不打算直接转型
- js跨越获取数据问题记录
haifengwuch
jsonpjsonAjax
js的跨越问题,普通的ajax无法获取服务器返回的值。
第一种解决方案,通过getson,后台配合方式,实现。
Java后台代码:
protected void doPost(HttpServletRequest req, HttpServletResponse resp)
throws ServletException, IOException {
String ca
- 蓝色jQuery导航条
ini
JavaScripthtmljqueryWebhtml5
效果体验:http://keleyi.com/keleyi/phtml/jqtexiao/39.htmHTML文件代码:
<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<title>jQuery鼠标悬停上下滑动导航条 - 柯乐义<
- linux部署jdk,tomcat,mysql
kerryg
jdktomcatlinuxmysql
1、安装java环境jdk:
一般系统都会默认自带的JDK,但是不太好用,都会卸载了,然后重新安装。
1.1)、卸载:
(rpm -qa :查询已经安装哪些软件包;
rmp -q 软件包:查询指定包是否已
- DOMContentLoaded VS onload VS onreadystatechange
mutongwu
jqueryjs
1. DOMContentLoaded 在页面html、script、style加载完毕即可触发,无需等待所有资源(image/iframe)加载完毕。(IE9+)
2. onload是最早支持的事件,要求所有资源加载完毕触发。
3. onreadystatechange 开始在IE引入,后来其它浏览器也有一定的实现。涉及以下 document , applet, embed, fra
- sql批量插入数据
qifeifei
批量插入
hi,
自己在做工程的时候,遇到批量插入数据的数据修复场景。我的思路是在插入前准备一个临时表,临时表的整理就看当时的选择条件了,临时表就是要插入的数据集,最后再批量插入到数据库中。
WITH tempT AS (
SELECT
item_id AS combo_id,
item_id,
now() AS create_date
FROM
a
- log4j打印日志文件 如何实现相对路径到 项目工程下
thinkfreer
Weblog4j应用服务器日志
最近为了实现统计一个网站的访问量,记录用户的登录信息,以方便站长实时了解自己网站的访问情况,选择了Apache 的log4j,但是在选择相对路径那块 卡主了,X度了好多方法(其实大多都是一样的内用,还一个字都不差的),都没有能解决问题,无奈搞了2天终于解决了,与大家分享一下
需求:
用户登录该网站时,把用户的登录名,ip,时间。统计到一个txt文档里,以方便其他系统调用此txt。项目名
- linux下mysql-5.6.23.tar.gz安装与配置
笑我痴狂
mysqllinuxunix
1.卸载系统默认的mysql
[root@localhost ~]# rpm -qa | grep mysql
mysql-libs-5.1.66-2.el6_3.x86_64
mysql-devel-5.1.66-2.el6_3.x86_64
mysql-5.1.66-2.el6_3.x86_64
[root@localhost ~]# rpm -e mysql-libs-5.1