stm32学习

工业控制以及低功耗市场的Cortex-M系列

高效能运算用Cortex-A系列

硬盘控制、引擎管理、基频的实时处理器核心Cortex-R系列。

如何与竞争对手进行PK？

在采访的过程中，关于PK，各家其实转换成了介绍各自Cortex-M构架的微处理器产品特点。爱特梅尔公司微控制器策略行销经理赵宗慧介绍说，爱特梅尔公司基于ARM Cortex-M3构架的SAM3系列微处理器分为3类，分别是SAM3N、SAM3S 和 SAM3U。“爱特梅尔SAM3系列的价值不仅仅在于MCU本身的产品特性和性能，还包括我们提供的系统解决方案与附加价值，”赵宗惠说，“例如，爱特梅尔的SAM3N 和SAM3S 系列是首款提供按键、滑动式控制钮和转盘的电容式触摸支持的ARM-based微控制器，用户可利用爱特梅尔QTouch 代码库与 Studio等设计工具来部署先进的用户接口。此外，SAM3系列产品充分将爱特梅尔在RF无线、传感器以及LED领域的专业能力和MCU技术互相结合， 故非常适用于如工业控制、远程控制、计量、医疗、测试测量、802.15.4无线网络，以及玩具和消费外设等众多应用。”

恩智浦半导体大中华区多重市场产品部市场总监金宇杰说，虽然Cortex-M是一个大家都可使用的一个核，但是真正决定一个单片机性能特色的却是其架构以及内部功能模块

The Cortex-M profile processors are designed and optimized for cost and gatecount sensitive applications including MCU, wireless networking (inc Bluetooth, ZigBee and others), automotive and industrial control systems, white goods and medical instrumentation. The Cortex-M profile processors comprise: The  Cortex-M3 processor  for MCU applications The  Cortex-M1 processor , which was designed specifically for implementation in FPGAs The  ultra low power Cortex-M0 processor , the smallest processor ever produced by ARM The above processors are all code and binary compatible, enabling software reuse and a seamless progression from one Cortex-M profile processor to another. Cortex Microcontroller Software Interface Standard This ease of reuse is reinforced by the Cortex Microcontroller Software Interface Standard(CMSIS), a vendor-independent hardware abstraction layer for the Cortex-M processor series. The CMSIS simplifying software re-use, reducing the learning curve for new microcontroller developers and reducing the time to market for new devices. The CMSIS: Enables consistent software interfaces for silicon vendors and middleware providers Simplifies software re-use across new devices or silicon vendors Reduces software development cost Reduces the learning curve for new microcontroller developers Reduces the time to market for new devices   Cortex微处理器软件接口标准(CMSIS)，是一个独立于供应商的硬件抽象层。 它简化了软件重复利用、减少新手学习的难度、缩减新产品上市时间 Cortex-M3 处理器 ARM Cortex™- M3 处理器是行业领先的 32 位处理器，适用于具有高确定性的实时应用，已专门开发为允许合作伙伴为范围广泛的设备（包括微控制器、汽车车体系统、工业控制系统以及无线网络和传感器）开发高性能低成本的平台。该处理器提供出色的计算性能和对事件的卓越系统响应，同时可以应对低动态和静态功率限制的挑战。该处理器是高度可配置的，可以支持范围广泛的实现（从那些需要内存保护和强大跟踪技术的实现到那些需要极小面积的对成本非常敏感的设备）。

Cortex-M3 功能 体系结构 ARMv7-M（哈佛） ISA 支持 Thumb^® / Thumb-2 管道 3 阶段 + 分支预测 Dhrystone 1.25 DMIPS/MHz 内存保护 带有子区域和后台区域的可选 8 区域 MPU 中断 不可屏蔽的中断 (NMI) + 1 到 240 个物理中断 中断延迟 12 个周期 中断间延迟 6 个周期 中断优先级 8 到 256 个优先级 唤醒中断控制器 最多 240 个唤醒中断 睡眠模式

集成的 WFI 和 WFE 指令和“退出时睡眠”功能。

睡眠和深度睡眠信号。

随 ARM 电源管理工具包提供的可选保留模式

位操作 集成的指令和位段 增强的指令 硬件除法（2-12 个周期）和单周期 (32x32) 乘法。 调试 可选 JTAG 和串行线调试端口。最多 8 个断点和 4 个检测点。 跟踪 可选指令跟踪 (ETM)、数据跟踪 (DWT) 和测量跟踪 (ITM)

为基于 TSMC 0.18G 工艺的 100MHz 目标实现列出的性能特征

* 不包括可选系统外设（MPU 和 ETM）或集成度组件

Cortex-M3 性能、功率和面积 工艺TSMC 180nm GTSMC 90nm G

优化类型

速度优化 面积优化 速度优化 面积优化 标准单元库 ARM SC7 ARM SC7 ARM SC9 ARM SC9 性能（DMIPS 总计） 125 75 340 75 频率 (MHz) 100 50 275 50 功效 (DMIPS/mW) 3.75 6.25 待定 12.5 面积 (mm²) 0.37 0.25 0.083 0.047

内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字是使用通用 TSMC 工艺技术和 ARM 物理 IP 标准单元库和RAM 的合成核心的说明。面积数字包括 CM3Core、嵌套向量中断控制器 (NVIC) 和总线矩阵，但不包括可选组件（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元）。

速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。