运算方法与运算器——定点运算器

一、小引
1、逻辑运算
计算机中逻辑运算主要有：
逻辑非：按位反
逻辑加：按位或
逻辑乘：按位与
逻辑异或：按位加
2、移位运算
左移n位等于乘2ⁿ
右移n位等于除2ⁿ
(1)、移位与加法结合，实现乘除运算
(2)、无符号数的移位叫逻辑移位
空位补0
(3)、有符号数的移位叫算术移位
符号位不变

(4)、移位寄存器
作用：
①、实现移位指令
②、浮点运算中的小数点对其
③、构成移位寄存器型计数器：
顺序脉冲发生器
串行累加器
串并数据转换

二、ALU
多功能算术/逻辑运算单元
1、由FA构成的加法器，可以实现补码加/减运算，但存在问题：
(1)、由于串行进位运算时间长
(2)、不能完成逻辑操作
2、以加法器为核心的ALU
(1)、具有多种多种算术运算和逻辑运算功能
(2)、先行进位逻辑，能够实现高速加法运算
3、基本思想
(1)、改变FA的输入端A_i和B_i来实现算术运算和逻辑运算功能

(2)、将A_i和B_i输入一个函数发生器(进位传递函数和进位产生函数)得到输出X_i和Y_i，作为FA的输入

n代表若干片ALU组成更大字长运算器时每片电路的进位输入
X_iY_i与控制参数S₀S₁S₂S₃和输入量A_iB_i的关系：

可以处理16种算术/逻辑运算
化简得：

且：

4、4位ALU

(1)、串行进位，速度慢
C_n+1=X₀Y₀+X₀C_n+Y₀C_n
=Y₀+(X₀+Y₀)C_n
=Y₀+X₀C_n
同理可得，进位表达式：
C_n+1=Y₀+X₀C_n
C_n+2=Y₁+X₁C_n+1
C_n+3=Y₂+X₂C_n+2
C_n+4=Y₃+X₃C_n+3
(2)、串行改并行
①、由于每一位中的X、Y是同时产生的，则代入得：
C_n+1=Y₀+X₀C_n
C_n+2=Y₁+Y₀X₁+X₀X₁C_n
C_n+3=Y₂+Y₁X₂+Y₀X₁X₂+X₀X₁X₂C_n
C_n+4=Y₃+Y₂X₃+Y₁X₂X₃+Y₀X₁X₂X₃+X₀X₁X₂X₃C_n
②、令：
G=Y₃+Y₂X₃+Y₁X₂X₃+Y₀X₁X₂X₃
P=X₀X₁X₂X₃
G为进位发生函数、P为进位传递函数
此时C_n+4=G+PC_n
增加P和G的目的是实现多片ALU之间的先行进位
③、CLA电路图

5、74181
(1)、ALU逻辑图：

(2)、功能
控制进位实现算术/逻辑运算
M=L时，算术运算
M=H时，逻辑运算
A=B可以判断两数是否相等
(3)、4片74181组成16位ALU

C₄=G₀+P₀C₀
C₈=G₁+P₁C₄
C₁₂=G₂+P₂C₈
C₁₆=G₃+P₃C₁₂
片内先行进位，片间串行进位
6、74LS182
16位先行进位ALU
C_n＋ｘ＝G₀＋P₀C_n
C_n＋ｙ＝G₁＋P₁C_n＋ｘ＝G₁＋G₀P₁＋P₀P₁C_n
C_n＋ｚ＝G₂＋P₂C_n＋ｙ＝G₂＋G₁P₂＋G₀P₁P₂＋P₀P₁P₂C_n
C_n＋4 ＝G₃＋P₃C_n＋ｚ＝G₃＋G₂P₃＋G₁P₁P₂＋G₀P₁P₂P₃＋P₀P₁P₂P₃C_n
＝G＋PCn
P*＝P₀P₁P₂P₃

片内、片间均先行进位

7、32位ALU

8、64位先行进位系统

三、内部总线
1、将计算机各个部件之间的数据传送通路加以归并，组成总线结构
(1)、任一时刻，总线上只能有一个来源的数据
(2)、不同来源的信息在传输线上分时传输
2、分类
(1)、根据位置
①、内部总线：CPU内各部件的连线
②、外部总线：CPU与存储器、I/O系统之间的连线
(2)、根据逻辑结构
①、单向总线：信息只能向一个方向传送
传送地址信息或控制信息的总线
②、双向总线：信息可以分两个方向传送
数据总线既可以发送数据，也可以接收数据
3、基本电路
三态门

四、定点运算器的基本结构
1、组成
(1)、ALU：核心部件
(2)、暂存器：存放参与计算的数据及结果，只对硬件设计者可见
(3)、通用寄存器：存放程序中用到的数据，可以被软件设计者访问
(4)、内部总线：连接各个部件的通道
(5)、其他可选电路：乘除法器
2、单总线运算器
在同一时间只能有一个总线放在单总线上，为了把两个操作数输入到ALU，需要分两次来做，因此需要A，B两个缓冲寄存器
操作速度慢，控制简单

3、双总线运算器
两个操作数通过两条总线同时输入ALU，结果经缓冲器送入目的寄存器
因为输出结果时，两条总线都被输入数占据，所以在输出端必须设置缓冲寄存器

4、三总线运算器
ALU的两个输入端由两条总线供给，输出与第三条总线相连
算术逻辑操作可以在一步控制之内完成
总线旁路器：通用寄存器之间的数据传送
操作时间快，硬件复杂成本高