FPGA给dsp的jtag接口做电平转换

最近在工作中遇到了一个摸不着头脑的问题。
硬件平台：Xlinx FPGA + TI DSP
dsp使用的ti公司TMS320C6672，该芯片IO为1.8V电平，而按照产品的设计要求，需要引出3.3V的jtag接口，用于装机后进行dsp仿真，正好产品中用到了fpga，就想利用fpga的资源做一个电平转换，即dsp的jtag接口引到fpga的1.8v Bank的普通IO上，然后再在fpga的3.3v Bank引出。
assign FPGA 1.8V IO = FPGA 3.3v IO

然后在产品调试时存在这样一个现象，在加载fpga 的bit文件或烧写. msc文件后，通过3.3v的端口可以成功进行dsp仿真，但是一旦给产品重新上电后，dsp连接仿真器总是失败，额，明天写吧。