EMC整改报告-待续

 

EMC整改报告        

一、EMC概述

 1.EMC设计主要针对EMI+EMS，常见的EMI测试包括电源线的传导骚扰（CE）和辐射发射（RE）测试，EMS测试包括：ESD、电源线的EFT、电源线的雷击和浪涌测试、电源线的抗扰度测试;三要素是干扰源、耦合途径、敏感器件；主要对策：疏（滤波、接地）和堵（屏蔽）

 2.用高频的视角看问题

 3.所有信号都是从地流回去的

 4. 共模干扰与差模干扰：共模干扰往往是指同时加载在各个输入信号接口段的共有的信号干扰。共模干扰是在信号线与地之间传输，属于非对称性干扰。共模干扰好比两个人同时向前或者向后推你，于此相对的差模干扰则是一前一后在拉你。

二、EMC测试模型：

 1. 辐射发射测试：

 一般都是先将水平和垂直做一遍测试，这时主要是测峰值，然后在针对峰值读点，读点测的是平均值，TUV等认证时也是读点；

2.传导骚扰测试：

  2.1 需要的仪器：接收机、LISN网络（三相、单相）、参考接地，一个重要的条件是一个2m*2m以上面积的参考地平面，并超出EUT边界至少0.5m;一般在屏蔽室内进行，如下图

 

 

  2.2 电源口传导骚扰测试的拓扑图如下,此时构成了一个环路，成为了天线，此处应注意电源线和接地线之间的面积，并且尽量将EUT的接地线接到LISN上，而不要就近接到参考地金属板上（50R上产生的压降就是所测量的共模传导骚扰测试的结果）

 3. 静电放电抗扰度测试：

     Cs代表人体电容，Rd代表手握钥匙或者其他金属工具的人体电阻。

4. EFT(电快速瞬变脉冲群测试)

5. 浪涌测试：包括电源线上的和信号线上的

   5.1 电源线及信号线测试框图如下：

     5.2 电源线浪涌发生器及波形如下：

          

三、对策：

1. 辐射：

  辐射的泄露途径：一种是设备内部的电磁能量通过机箱的孔缝泄露；一种是设备的连接线充当天线来发射

 1.1 机箱泄露：

   1.1.1  元件、IC、走线都可能成为辐射源，频率越高越容易辐射；

   1.1.2. 机箱主要分为非屏蔽的塑料机箱和有屏蔽效果的金属机箱或在内部喷涂一层金属的塑料机箱这两种；非屏蔽机箱会直接将辐射泄露出去，屏蔽效果不好的话，屏蔽层上的孔缝也会成为天线

   1.1.3.  对策：屏蔽层尽可能的完整，即使有孔缝，也要保证孔缝长度不   足以成为设备内最高频率的天线（一般要求孔缝长度应为：1＜λ／20(商用设备，屏蔽效能20dB)或1＜λ／50(军用设备，屏蔽效能28dB)，λ为设备内可能辐射的最高频率的波长

）

   1.1.4.   现场调试：

        1.1.4.1如果是金属机箱

        首先，确定泄露途径，是机箱还是连接线，拆除设备的连接线，对比拆除辐射的强度，若无明显变化，则显然主要是机箱泄露；然后，近场探测找到泄露点，用频谱仪进行近场探测不同的频率，找到辐射较强的点，即为泄露点（之一）；再次，针对泄露点贴金属导电带或铜箔，并使其与机箱的金属表面（地）有良好接触，若有明显改善，在后续修改孔缝的尺寸，如添加导电衬垫、采用波导、缩短连接螺丝的间距等。

 

       1.1.4.2 如果是非金属机箱

        近场探测元器件走线等，找到辐射源后，对元器件添加屏蔽，修改时钟频率，或者修改走线，减小走线环路等。

 1.2 设备连接线的辐射：

   1.2.1 I/O连接线或者控制线成为天线，没有负载时只有共模电流没有差模电流，连接线作为天线主要是以共模电流辐射为主，共模电流产生的磁场方向相同磁场叠加变得更强。

    1.2.1.1   共模电流辐射的条件：

       产生共模电流辐射的条件一是要有共模驱动源，二是要有共模天线。

       任何两个金属体之间只要存在射频电位差就构成共模辐射系统，两个金属体分别是它的不对称振子天线的两个极。射频电位差即为共模驱动源，它通过不对称振子天线向空间辐射电磁能量。

       由于C=εs/4πkd；当频率达到MHz级时nH的小电感和pF级的小电容都将产生重要影响。两个导体连接处的小电感能产生射频电位差，例如图 2中的数字地和模拟地之间的连接线的小电感，图3 中机壳与印刷板之间连接线的小电感等都是产生共模驱动源的根源。没有直接连接点的金属体也可能通过小电容变成天线的一部分，例如图5中的散热片与开关管是绝缘的，但可以通过它们之间的小电容在射频频率上连接起来，构成共模天线的一部分。

       共模天线的一个极必定是设备的外部连接线，另一个极可以是设备内部PCB的地线、电源面、机壳、散热片、金属支架等等。

 1.2.2 共模电流辐射有三种类型：电流驱动型、电压驱动型、磁耦合型。

  1.2.2.1     电流驱动型：

     差模的电压源在回路地上产生压降，成了驱动源；有了源还差天线，天线就是除了此回路地以外的与他连接的地线和外接线缆（天线上走的是共模电流，由于它是由Idm产生的，so叫电流驱动型）；这里告诉我们地线  要尽可能的低阻抗，少感性；图1为电流驱动模型，图2图3为举例

  1.2.2.2  电压驱动型：

    由差模电压源直接驱动天线的两个部分，即上金属部分与下金属部分

  1.2.2.3  磁耦合型：

 1.2.2.4     还有一种情况需要格外注意，屏蔽电缆“猪尾巴”引起的辐射，举例及驱动模型如下

 

1.3 辐射调试对策总结：

 1.3.1i.  利用频谱仪等确定是机箱泄露还是连接线辐射

  1.3.2.  机箱泄露：找到泄露点加以屏蔽；连接线辐射：加磁环等

1.4.    辐射发射的对策：

  1.4.1.干扰源的类型：dV/dt or dI/dt(继电器、电机、数字信号陡峭的沿等)

  1.4.2.天线：走线长度是信号波长的1/4的整数倍时,走线成为天线（v=λf），eg电机驱动板上的相线，气泡传感器的发射接收线。

  1.4.3.带长线输出的接口：信号，磁珠阻断发射+电容吸收高频or共模滤波器；电源：在长电线的两端各添加一个0.01uF或0.001uF旁路电容，以吸收高频，共模滤波器使用场合如总电源入口，差分信号如485等。

  1.4.4.环路和PCB走线、过孔都能有电感，因此要求小环路（电源环路->去耦电容的走线与接地），短走线（IO和晶振，），少过孔（也可在附近打地过孔，提供较近的回路）

  1.4.5.电源去耦：电源的环路尽量小，以较小电源上高频噪声的发射，电路中RF的能量是和 I*A*f成正比的，I是电源回路中的电流，A是回路的面积，f是电流的频率

  1.4.6.地的布局：地层要放在主要元件层的下方，这能更好的吸收静电和吸收高频

  1.4.7.元件布局和走线不相容的元件和信号线（数字与模拟、高频与低频、大电流与小电流、高压与低压）应尽量远离，不要平行走线，不同层上走线要互相垂直；

  1.4.8.高速的角度看问题：高速信号线要考虑阻抗匹配，走线要保持阻抗保持不变，避免出现宽窄不一、过孔等；

  1.4.9.对于电场耦合的辐射要尽量降低电路的阻抗，磁场耦合的辐射要增加电路的阻抗

  1.4.10. 屏蔽：采用屏蔽电缆或带屏蔽的连接器，要保证电缆屏蔽层与插头的金属外壳要360度搭接，不能出现“猪尾巴”现象，且与插座及机壳屏蔽层有良好搭接

2.  ESD:

 2.1ESD让产品失效的三个要素：瞬时涌入的大电流（热效应及EMI），电压波动，静电辐射场强

 2.2 ESD的基本原理和对策的基本思想:静电放电是一种高能量款频谱的电磁骚扰，频谱范围可以达到数百兆赫兹（波形是连续的），稍微长一点的导线都可能形成有效的感性耦合，也会与产品内部的导体（两个金属板即构成了电容）或通过寄生电容产生容性耦合；泄放到地；     

 2.3 基本对策：ESD的上升沿0.7ns-1ns, di/dt –>磁珠/电感+电容，TVS，瞬时电流在2KV时7.5A，8KV时达到30A；

    2.3.1 电容 TVS要良好的接地，并且对信号的走线不要太长；

    2.3.2 需要通过长线和主板连接的小板，且较靠近整机外部，如1800的指示灯板，最好在长线的两端都加TVS（这里主要是考虑到导线在高频时的感性及TVS的使用技巧）;

     2.3.3 设备的裸露金属：在接大地时，要单点接地，避免星形接地，以免形成较大环路，增加射频噪声，降低EMC性能，同时此处的大地要考虑和工作地及板上信号的安全距离和爬电距离，如电源板及电机驱动板下的与泵门把手相连处。

     2.3.4 接地：地层要尽可能的完整，保持电阻不变；外层与地层尽可能的多打地过孔，以保证泄放的畅通；

     2.3.5 信号输出加缓冲，便面CPU1的iO与CPU2的io直连，如1800的主与电源板

        

 

3.  软件的EMC

 3.1 软件干扰举例：

   3.1.1 微控制器无响应；

   3.1.2  编程计数器失控

   3.1.3 执行意外指令

   3.1.4 地址指向错误

   3.1.5 子程序执行错误

  3.1.6 寄生复位

  3.1.7  寄生中断

  3.1.8 I/O失灵

 3.2 软件故障的后果举例：

   3.2.1 意外指令

  3.2.2 上下文丢失

  3.2.3 进程中的意外分支

  3.2.4 中断丢失

  3.2.5 数据完整性丢失

  3.2.6 输入测量值错误

 3.3  软件的EMC预防技术：

 3.3 .1 看门狗：复位后尽快使能看门狗，勿在中断中刷新看门狗

 3.3 .2 保护未使用的存储区：用代码填充未使用的存储区（指令冗余）；此代码用以强制看门狗复位或者跳转到已知的程序（软件陷阱）

  3.3 .3 输入滤波：算术平均滤波、滑动平均滤波、中位值滤波、去极值平均滤波

 3.3 .4 管理未使用的中断向量：对未使用的中断向量分配有效的中断程序地址，并在中断程序中能有效返回

 3.3 .5 针对AD：采取滤波措施，并存储在RAM中

 3.3 .6 频繁刷新寄存器：涉及的寄存器为时钟控制寄存器或IO配置和数据寄存器（这些寄存器接近于芯片输出焊盘），尤其是在驱动程序或者LCD显示中

 3.3 .7 针对不用的IO口：最好配置为输出低电平，这样不仅可以降低功耗，还可以避免其成为发射源

 3.4. 软件的EMC自动恢复技术：

 3.4. 1 将上下文保存在RAM中：

 3.4. 2 使用看门狗：用看门狗检查各个软件程序的运行时间，一旦出现异常则立即复位或转到软件复位程序

 3.4. 3 使用复位标志标识复位源：区分各种复位源，以实现快速恢复

4. EFT

   4.1关于EFT的对策一般从三个方面入手：

   1） 改变EFT电流的流向，使其不经过产品中的敏感电路

   2）在EFT干扰电流还未到达敏感电路之前进行抑制，如在电源入口处添加对EFT有抑制作用的滤波器

   3） 增加电路本身的抗干扰能力

    其中，1）和3）是在产品最初设计时就要考虑的，2）是产品后期解决EFT的最有效最简单的方法，比如在电源入口处加磁环，并在其上绕几圈，但，在绕线时要使输入输出端原理，注意线间的耦合。

四.一些常见概念： 

4.1  过孔的寄生参数：

 4.1.2 过孔的寄生电容：过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度，并且随着过孔的增加，电容实现的是并联，即电路的速度越来越慢。

  过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C=1.41εTD1/(D2-D1)；

  举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF。

 4.1 .2 过孔的寄生电感：寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效果。

一个过孔近似的寄生电感：L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。

 4.1 .3 对策：信号线尽量不换层，若一定要换层，可在过孔周围多打地过孔，以提供较近的回路；电源和地的过孔要就近打孔，且走线尽可能的短而粗

4.2. 电源及地布局布线：

 4.2. 1    去耦电容、储能电容、磁珠的放置：一般来说，电源附件要加去耦电容，针对强驱动的还要添加储能电容，磁珠用来抑制外部的干扰，从外部到电源脚的放置顺序是：磁珠、储能电容、去耦电容；

 4.2. 2   走线及过孔原则：就近过孔、短而粗的走线以保证足够小的环路，使得电感特性足够小

 4.2. 3   CPU的地和电源：尽量少打过孔以保证地平面的完整；周围的元件除了去耦电容外和晶振，不要放得太近

 4.2.4  连接器上用多根地线，大电流敏感信号输入输出等要分开；

4.3 模拟地与数字地

  4.3.1 离散信号和连续信号的区别：在规格书上，数字信号的0和1有一定的电平范围，即允许的波动范围较大，再比如AD采样等电路的输入信号有很多mv级别，这时就需要电源的稳定

  4.3.2 数字信号的构成：方波是由N多个正弦波叠加而成，即方波含有很丰富的频率成分

  4.3.3 接地方式：

   4.3.3.1 低频模拟信号地：除加粗和缩短地线之外，电路各部分采用一点接地是抑制地线干扰的最佳选择，主要可以防止由于地线公共阻抗而导致的部件之间相互干扰

   4.3.3.2 高频数字电路地：接地线应接成闭环路（若单点接地，相对于高频信号而言，地线已经足以成为天线了）,但环路不能太大，以免在强磁场时产生感应电流：简单地说，就是你的接地线,最后应该是闭合的,而不能是有一端或多端开放.这样来形容吧:你的布线完成后,地线的情况应该是个"口"字或者"凸""凹"等字的形式,不要是"U"或者"L"之类的.

      4.3.3.3 铺地

         1.对于不同信号的板子不同处理,比如高频的要铺网状地,低频的可以铺实地.

         2.铺地的作用:减少信号回地电阻,对信号增加屏蔽功能,消除干扰,增加PCB硬度,美观(导线或PCB走线的直流阻抗虽然在mR以下，但是在高频时导线的感性会使其拥有很大的阻抗，这样有电流流过时就会产生很大压降，长宽比小于3的不带孔和缝隙的金属板或PCB平面可以在100Mhz时仍保持3mR的小阻抗，对于TTL电平，可以吸收高达600A的脉冲电流）。

         3.数字地和模拟地采取单点接地的方式：低频时影响不大，不同种类地之间用0欧电阻相连；高频时，用磁珠 0R等都会在ESD和EFT等测试中产生压降，从而产生严重问题。

         3.对于铺地的形状和区域,要具体问题具体分析.要看你利用铺地的那种功能.当然首先不能违反地线的走线规则.对于一块PCB可以分不同的区域铺地,不能让干扰通过同层或者其他层的地而引入到其他区域中.做到模数分开,强弱分开（别A的地有一部分在B的电源下面）.

        4.地线星状分布,大电流回地尽量短,并避免与小电流地接触.高频信号和模拟信号可以有地伴行......

        5.单点接地：实现等电位连接，高频时尤其要注意最后用长宽比<3的完整地平面来实现等电位

 4.4 实心铜与网格铜

  4.4.1 较低频时，敷实心铜；较高频时，敷网格铜。

  4.4.2 PCB制造商建议我们，设计时大面积铺铜时候，最好用网格的，实心的在PCB过波峰焊时容易出现受热变形

 波峰焊是让插件板的焊接面直接与高温液态锡接触达到焊接目的，其高温液态锡保持一个斜面，并由特殊装置使液态锡形成一道道类似波浪的现象，所以叫"波峰焊"

 4.5 差模与共模

 4.5.1  差模例子：电源板与主控板连线之所以要扎紧或者有些场合使用双绞线，是因为信号线对地是差模电流流动，一来一回，两个方向的电流产生的磁场也是反向的，可以相互抵消，越近效果越好;  电线或者地环路上的压降->差模干扰，如功放的滋滋声，如ADC采样

 4.5.2  共模例子：如果在计算机常用的扁平馈线中抽取相邻的两根导线，线长1米，导线对上分别加以共模和差模电流，在离导线对3米处按GB9254规定测量骚扰场强。实验表明如果该处场强要达到B类设备的限值(30~230 MHz时为40 dBμV／m)，则差模电流要求为20 mA，而共模电流只要8μA，两者相差2500倍。由此可见，共模电流辐射的抑制是非常重要的。

 4.6 电感与磁珠

  4.6.1 磁珠的构成及用途：采用在高频段具有良好阻抗特性的铁氧体材料烧结而成，专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。

 4.6.2 磁珠的主要参数：

4.6.2.1 标称值：因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆，一般以100MHz为标准，比如我们公司的风华的600R磁珠，就是指在100MHz的时候磁珠的阻抗为600欧姆。

4.6.2.2 额定电流：额定电流是指能保证电路正常工作允许通过的电流，比如风华的600R的磁珠额定电流是0.3A（实际通流能力>0.3A）。

 4.6.3 电感和磁珠的区别：

   4.6.3.1 构成：一匝以上的线圈习惯称为电感线圈，少于1匝（导线直通磁珠）的线圈习惯称之为磁珠；电感是储能元件，而磁珠是能量转换（消耗）器件，将高频转化为热能；磁珠可以理解成电阻和电感的串联；磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。 

   4.6.3.2 用途：磁珠主要用于消除高频噪声，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，或者信号线缆（最近的C6 1800 1500），电感多用于LC振荡或低频电源回路的滤波；EMC方面：磁珠主要用于抑制电磁辐射干扰，而电感用于这方面则侧重于抑制传导性干扰

   4.6.3 多孔磁珠：有的磁珠上有多个孔洞，用导线穿过可增加组件阻抗（穿过磁珠次数的平方），不过在高频时所增加的抑制噪声能力不可能如预期的多，而用多串联几个磁珠的办法会好些。 

 4.7 TVS

  实用电子上的TVS曲线图