74HC595级联介绍篇(一)

在说74HC595级联前,先从datasheet中了解下这款常用逻辑芯片,以Nexperia的74HC595为例。

看下datasheet中的描述图1:

74HC595级联介绍篇(一)_第1张图片

 

图1

先来大概翻译下datasheet中对74HC595的总体概述:

74HC595是一个8位串行输入,可串行或并行输出的移位寄存器存储寄存器和三态输出。

移位寄存器和存储寄存器时钟都是分开的。

该设备具有串行输入(DS)和串行输出(Q7S)来级联和异步复位输入MR的功能。

当MR为低电平时复位移位寄存器,即将移位寄存器数据清零。

在移位寄存器时钟(SHCP)的上升沿时,DS上的数据会被移入移位寄存器,在存储寄存器时钟(STCP)上升沿时,移位寄存器里的数据传输到存储寄存器,当输出使能OE为低时,存储寄存器里的数据就会并行输出。

当OE为高电平时输出为高阻态。

 

 

从前面概述中可以大概了解74HC595工作流程,下面结合datasheet中的功能框图图2加深理解:

 

74HC595级联介绍篇(一)_第2张图片

 

 

图2

从功能框图中可以看出,引脚10、11、14都是作用在移位寄存器的,被传输的数据先进入移位寄存器,再通过STCP将移位寄存器的数据存入存储寄存器,最后通过输出使能端\OE使能数据并行输出,引脚9Q7S用于级联。

 

再来看看该片子的的真值表图3:

74HC595级联介绍篇(一)_第3张图片

图3

从真值表中可以看出其逻辑关系,主要使用红框部分。

 

 

对于一个芯片我们除了要关心起功能,还要知道芯片的引脚定义,要不然如何进行电路连接呢?当然了,这些信息datasheet中都有给出。如图4为595的引脚定义:

74HC595级联介绍篇(一)_第4张图片

 

图4

 

74HC595的介绍就到这里,下面讲单片595是如何驱动的,595级联留在下一篇文章讲。

我们知道74HC595是将数据串转并的,也就是数据(8bit)串行输入,并行输出。串行并行这些概念就不多说了,不清楚的自行查资料。

使用步骤:

1、先把要传输的数据(8bit)从引脚14DS输入到74HC595

2、将从DS上的数据串行移入移位寄存器,需要时钟驱动,即引脚11(SHCP)每产生一个上升沿,DS上的数据往移位寄存器送入一位,先送低位,后送高位,经过8个上升沿后,8bit全部送入移位寄存器了。

3、将移位寄存器里的数据送入存储寄存器,引脚12(STCP)产生一个上升沿后,该操作就完成了。

4、引脚13(OE)为低电平,则步骤3送入存储寄存器的8bit数据(一个字节)就在Q7-Q0并行输出,并输出的数据会被所存起来。

注意:数据并行输出后,只要没有数据更新进来,原输出的数据保持不变,就是所谓的锁存(数据被锁存住)。在完成步骤123后,只要步骤4还没使能,输出都是保持不变的(这里是有误的,输出不是保持不变,不使能,输出是呈高阻态),当OE一使能,新的数据就输出,覆盖旧输出。

 

最后以图片的形式简单描述将0x11并行输出的过程:

0x11转为二进制是 0001 0001,串转并过程如图5和图6:

图5

图6

 

你可能感兴趣的:(电子电路设计)