CMOS工艺名词解

saliside——当金属和硅化物接触时会产生一层融合物,叫难融金属硅化物,此及saliside。
siliside——一种工艺,在源漏区淀积(或是叫覆盖?)硅化物,这样一种
            工艺就叫siliside。
poliside——也为一种工艺,乃在栅极poly上淀积硅化物。


A.M.U 原子质量数
ADI After develop inspection显影后检视
AEI 蚀科后检查
Alignment 排成一直线,对平
Alloy 融合:电压与电流成线性关系,降低接触的阻值
ARC: anti-reflect coating 防反射层
ASHER: 一种干法刻蚀方式
ASI 光阻去除后检查
Backside 晶片背面
Backside Etch 背面蚀刻
Beam-Current 电子束电流
BPSG: 含有硼磷的硅玻璃
Break 中断,stepper机台内中途停止键
Cassette 装晶片的晶舟
CD:critical dimension 关键性尺寸
Chamber 反应室
Chart 图表
Child lot 子批
Chip (die) 晶粒
CMP 化学机械研磨
Coater 光阻覆盖(机台)
Coating 涂布,光阻覆盖
Contact Hole 接触窗
Control Wafer 控片
Critical layer 重要层
CVD 化学气相淀积
Cycle time 生产周期
Defect 缺陷
DEP: deposit 淀积
Descum 预处理
Developer 显影液;显影(机台)
Development 显影
DG: dual gate 双门
DI water 去离子水
Diffusion 扩散
Doping 掺杂
Dose 剂量
Downgrade 降级
DRC: design rule check 设计规则检查
Dry Clean 干洗
Due date 交期
Dummy wafer 挡片
E/R: etch rate 蚀刻速率
EE 设备工程师
End Point 蚀刻终点
ESD: electrostatic discharge/electrostatic damage 静电离子损伤
ET: etch 蚀刻
Exhaust 排气(将管路中的空气排除)
Exposure 曝光
FAB 工厂
FIB: focused ion beam 聚焦离子束
Field Oxide 场氧化层
Flatness 平坦度
Focus 焦距
Foundry 代工
FSG: 含有氟的硅玻璃
Furnace 炉管
GOI: gate oxide integrity 门氧化层完整性
H.M.D.S Hexamethyldisilazane,经去水烘烤的晶片,将涂上一层增加光阻与晶片表面附着力的化合物,称H.M.D.S
HCI: hot carrier injection 热载流子注入
HDP:high density plasma 高密度等离子体
High-Voltage 高压
Hot bake 烘烤
ID 辨认,鉴定
Implant 植入
Layer 层次
LDD: lightly doped drain 轻掺杂漏
Local defocus 局部失焦因机台或晶片造成之脏污
LOCOS: local oxidation of silicon 局部氧化
Loop 巡路
Lot 批
Mask (reticle) 光罩
Merge 合并
Metal Via 金属接触窗
MFG 制造部
Mid-Current 中电流
Module 部门
NIT: Si3N4 氮化硅
Non-critical 非重要
NP: n-doped plus(N+) N型重掺杂
NW: n-doped well N阱
OD: oxide definition 定义氧化层
OM: optic microscope 光学显微镜
OOC 超出控制界线
OOS 超出规格界线
Over Etch 过蚀刻
Over flow 溢出
Overlay 测量前层与本层之间曝光的准确度
OX: SiO2 二氧化硅
P.R. Photo resisit 光阻
P1: poly 多晶硅
PA; passivation 钝化层
Parent lot 母批
Particle 含尘量/微尘粒子
PE: 1. process engineer; 2. plasma enhance 1、工艺工程师 2、等离子体增强
PH: photo 黄光或微影
Pilot 实验的
Plasma 电浆
Pod 装晶舟与晶片的盒子
Polymer 聚合物
POR Process of record
PP: p-doped plus(P+) P型重掺杂
PR: photo resist 光阻
PVD 物理气相淀积
PW: p-doped well P阱
Queue time 等待时间
R/C: runcard 运作卡
Recipe 程式
Release 放行
Resistance 电阻
Reticle 光罩
RF 射频
RM: remove. 消除
Rotation 旋转
RTA: rapid thermal anneal 迅速热退火
RTP: rapid thermal process 迅速热处理
SA: salicide 硅化金属
SAB: salicide block 硅化金属阻止区
SAC: sacrifice layer 牺牲层
Scratch 刮伤
Selectivity 选择比
SEM:scanning electron microscope 扫描式电子显微镜
Slot 槽位
Source-Head 离子源
SPC 制程统计管制
Spin 旋转
Spin Dry 旋干
Sputter 溅射
SRO: Si rich oxide 富氧硅
Stocker 仓储
Stress 内应力
STRIP: 一种湿法刻蚀方式
TEOS – (CH3CH2O)4Si 四乙氧基硅烷/正硅酸四乙酯,常温下液态。作LPCVD /PECVD生长SiO2的原料。又指用TEOS生长得到的SiO2层。
Ti 钛
TiN 氮化钛
TM: top metal 顶层金属层
TOR Tool of record
Under Etch 蚀刻不足
USG: undoped 硅玻璃
W (Tungsten) 钨
WEE 周边曝光
Yield 良率

FICD: FInal CD
DICD: Development Inspection CD

集成电路词条

1.集成电路

随着电子技术的发展及各种电器的普及,集成电路的应用越来越广,大到飞入太空的“神州五号”,小到我们身边的电子手表,里面都有我们下面将要说到的集成电路。

我们将各种电子元器件以相互联系的状态集成到半导体材料(主要是硅)或者绝缘体材料薄层片子上,再用一个管壳将其封装起来,构成一个完整的、具有一定功能的电路或系统。这种有一定功能的电路或系统就是集成电路了。就像人体由不同器官组成,各个器官各司其能而又相辅相成,少掉任何一部分都不能完整地工作一样。任何一个集成电路要工作就必须具有接收信号的输入端口、发送信号的输出端口以及对信号进行处理的控制电路。输入、输出(I/O)端口简单的说就是我们经常看到的插口或者插头,而控制电路是看不到的,这是集成电路制造厂在净化间里制造出来的。

如果将集成电路按集成度高低分类,可以分为小规模(SSI)、中规模(MSI)、大规模(LSI)和超大规模(VLSI)。近年来出现的特大规模集成电路(UISI),以小于1um为最小的设计尺寸,这样将在每个片子上有一千万到一亿个元件。

2.系统芯片(SOC)

不知道大家有没有看过美国大片《终结者》,在看电影的时候,有没有想过,机器人为什么能够像人一样分析各种问题,作出各种动作,好像他也有大脑,也有记忆一样。其实他里面就是有个系统芯片(SOC)在工作。当然,那个是科幻片,科技还没有发展到那个水平。但是SOC已成为集成电路设计学领域里的一大热点。在不久的未来,它就可以像“终结者”一样进行工作了。

系统芯片是采用低于0.6um工艺尺寸的电路,包含一个或者多个微处理器(大脑),并且有相当容量的存储器(用来记忆),在一块芯片上实现多种电路,能够自主地工作,这里的多种电路就是对信号进行操作的各种电路,就像我们的手、脚,各有各的功能。这种集成电路可以重复使用原来就已经设计好的功能复杂的电路模块,这就给设计者节省了大量时间。

SOC技术被广泛认同的根本原因,并不在于它拥有什么非常特别的功能,而在于它可以在较短的时间内被设计出来。SOC的主要价值是可以有效地降低电子信息系统产品的开发成本,缩短产品的上市周期,增强产品的市场竞争力。

3.集成电路设计

对于“设计”这个词,大家肯定不会感到陌生。在修建三峡水电站之前,我们首先要根据地理位置、水流缓急等情况把它在电脑上设计出来。制造集成电路同样也要根据所需要电路的功能把它在电脑上设计出来。

集成电路设计简单的说就是设计硬件电路。我们在做任何事情之前都会仔细地思考究竟怎么样才能更好地完成这件事以达到我们预期的目的。我们需要一个安排、一个思路。设计集成电路时,设计者首先根据对电路性能和功能的要求提出设计构思。然后将这样一个构思逐步细化,利用电子设计自动化软件实现具有这些性能和功能的集成电路。假如我们现在需要一个火警电路,当室内的温度高于50℃就报警。设计者将按照我们的要求构思,在计算机上利用软件完成设计版图并模拟测试。如果模拟测试成功,就可以说已经实现了我们所要的电路。

集成电路设计一般可分为层次化设计和结构化设计。层次化设计就是把复杂的系统简化,分为一层一层的,这样有利于发现并纠正错误;结构化设计则是把复杂的系统分为可操作的几个部分,允许一个设计者只设计其中一部分或更多,这样其他设计者就可以利用他已经设计好的部分,达到资源共享。

 

4.硅片制造

我们知道许多电器中都有一些薄片,这些薄片在电器中发挥着重要的作用,它们都是以硅片为原材料制造出来的。硅片制造为芯片的生产提供了所需的硅片。那么硅片又是怎样制造出来的呢?

硅片是从大块的硅晶体上切割下来的,而这些大块的硅晶体是由普通硅沙拉制提炼而成的。可能我们有这样的经历,块糖在温度高的时候就会熔化,要是粘到手上就会拉出一条细丝,而当细丝拉到离那颗糖较远的地方时就会变硬。其实我们这儿制造硅片,首先就是利用这个原理,将普通的硅熔化,拉制出大块的硅晶体。然后将头部和尾部切掉,再用机械对其进行修整至合适直径。这时看到的就是有合适直径和一定长度的“硅棒”。再把“硅棒”切成一片一片薄薄的圆片,圆片每一处的厚度必须是近似相等的,这是硅片制造中比较关键的工作。最后再通过腐蚀去除切割时残留的损伤。这时候一片片完美的硅圆片就制造出来了。

 

5.硅单晶圆片

我们制造一个芯片,需要先将普通的硅制造成硅单晶圆片,然后再通过一系列工艺步骤将硅单晶圆片制造成芯片。下面我们就来看一下什么是硅单晶圆片。

从材料上看,硅单晶圆片的主要材料是硅,而且是单晶硅;从形状上看,它是圆形片状的。硅单晶圆片是最常用的半导体材料,它是硅到芯片制造过程中的一个状态,是为了芯片生产而制造出来的集成电路原材料。它是在超净化间里通过各种工艺流程制造出来的圆形薄片,这样的薄片必须两面近似平行且足够平整。硅单晶圆片越大,同一圆片上生产的集成电路就越多,这样既可降低成本,又能提高成品率,但材料技术和生产技术要求会更高。

如果按直径分类,硅单晶圆片可以分为4英寸、5英寸、6英寸、8英寸等规格,近来又发展出12英寸甚至更大规格。最近国内最大的硅单晶圆片制造厂??中芯国际就准备在北京建设一条12英寸的晶圆生长线。

6.芯片制造

随着科学技术的飞速发展,芯片的性能越来越高,而体积却越来越小。我们在使用各种电子产品时无不叹服现代科技所创造的奇迹。而这样的奇迹,你知道是怎样被创造出来的吗?

芯片是用地球上最普遍的元素硅制造出来的。地球上呈矿石形态的砂子,在对它进行极不寻常的加工转变之后,这种简单的元素就变成了用来制作集成电路芯片的硅片。

我们把电脑上设计出来的电路图用光照到金属薄膜上,制造出掩膜。就象灯光从门缝透过来,在地上形成光条,若光和金属薄膜能起作用而使金属薄膜在光照到的地方形成孔,那就在其表面有电路的地方形成了孔,这样就制作好了掩膜。我们再把刚制作好的掩膜盖在硅片上,当光通过掩膜照射,电路图就“印制”在硅晶片上。如果我们按照电路图使应该导电的地方连通,应该绝缘的地方断开,这样我们就在硅片上形成了所需要的电路。我们需要多个掩膜,形成上下多层连通的电路,那么就将原来的硅片制造成了芯片。所以我们说硅片是芯片制造的原材料,硅片制造是为芯片制造准备的。

7.EMS

提起EMS,大家可能会想到邮政特快专递,但我们集成电路产业里面所说的EMS是指没有自己的品牌产品,专门替品牌厂商生产的电子合约制造商,也称电子制造服务企业。那么就让我们来看一下电子合约制造商到底是干什么的。

所谓电子合约制造商,就是把别人的定单拿过来,替别人加工生产,就像是我们请钟点工回来打扫卫生、做饭一样,他们必须按照我们的要求来做事。EMS在各个方面,各个环节都有优势,从采购到生产、销售甚至在设计方面都具有自己的特色。因而它成了专门为品牌厂商生产商品的企业。EMS的优势在于它的制造成本低,反应速度快,有自己一定的设计能力和强大的物流渠道。

最近,一些国际知名的EMS电子制造商正在将他们的制造基地向中国全面转移。他们的到来当然会冲击国内做制造的企业。但是对其他企业来说可能就是个好消息,因为这些EMS必须要依靠本地的供应商提供零部件。

8.流片

在观看了电影《摩登时代》后,我们可能经常想起卓别林钮螺丝的那个镜头。大家知道影片中那种流水线一样的生产就是生产线。只是随着科学技术的发展,在现在的生产线上卓别林所演的角色已经被机器取代了。我们像流水线一样通过一系列工艺步骤制造芯片,这就是流片。

在芯片制造过程中一般有两段时间可以叫做流片。在大规模生产芯片时,那流水线一样地生产就是其中之一。大家可能很早就已经知道了这个过程叫流片,但下面这种情况就不能尽说其详了。我们在搞设计的时候发现某个地方可以进行修改以取得更好的效果,但又怕这样的修改会给芯片带来意想不到的后果,如果根据这样一个有问题的设计大规模地制造芯片,那么损失就会很大。所以为了测试集成电路设计是否成功,必须进行流片,即从一个电路图到一块芯片,检验每一个工艺步骤是否可行,检验电路是否具备我们所要的性能和功能。如果流片成功,就可以大规模地制造芯片;反之,我们就需要找出其中的原因,并进行相应的优化设计。

9.多项目晶圆(MPW)

随着制造工艺水平的提高,在生产线上制造芯片的费用不断上涨,一次0.6微米工艺的生产费用就要20-30万元,而一次0.35微米工艺的生产费用则需要60-80万元。如果设计中存在问题,那么制造出来的所有芯片将全部报废。为了降低成本,我们采用了多项目晶圆。

所谓多项目晶圆(简称MPW),就是将多种具有相同工艺的集成电路设计放在同一个硅圆片上、在同一生产线上生产,生产出来后,每个设计项目可以得到数十片芯片样品,这一数量足够用于设计开发阶段的实验、测试。而实验费用就由所有参加多项目晶圆的项目按照各自所占的芯片面积分摊,极大地降低了实验成本。这就很象我们都想吃巧克力,但是我们没有必要每个人都去买一盒,可以只买来一盒分着吃,然后按照各人吃了多少付钱。

多项目晶圆提高了设计效率,降低了开发成本,为设计人员提供了实践机会,并促进了集成电路设计成果转化,对IC设计人才的培训,及新产品的开发研制均有相当的促进作用。

10.晶圆代工

我们知道中芯国际和台积电是中国大陆知名的IT企业,他们所从事的工作都是晶圆代工。那现在让我们来了解一下什么是晶圆代工。我们是熟悉加工坊的,它使用各种设备把客户送过去需要加工的小麦、水稻加工成为需要的面粉、大米等。这样就没有必要每个需要加工粮食的人都来建造加工坊。我们现在的晶圆代工厂就像是一个加工坊。晶圆代工就是向专业的集成电路设计公司或电子厂商提供专门的制造服务。这种经营模式使得集成电路设计公司不需要自己承担造价昂贵的厂房,就能生产。这就意味着,台积电等晶圆代工商将庞大的建厂风险分摊到广大的客户群以及多样化的产品上,从而集中开发更先进的制造流程。

随着半导体技术的发展,晶圆代工所需投资也越来越大,现在最普遍采用的8英寸生产线,投资建成一条就需要10亿美元。尽管如此,很多晶圆代工厂还是投进去很多资金、采购了很多设备。这足以说明晶圆代工将在不久的未来取得很大发展,占全球半导体产业的比重也将与日俱增。

11.SMT

我们经常会看到电器里有块板子,上面有很多电子器件。要是有机会看到板子的背面,你将看到正面器件的“脚”都通过板子上的孔到背面来了。现在出现了一种新兴技术,比我们刚才说的穿孔技术有更多优点。

SMT即表面贴装技术,是电子组装业中的一个新秀。随着电子产品的小型化,占面积太大的穿孔技术将不再适合,只能采用表面贴装技术。它不需要在板上穿孔,而是直接贴在正面。当然器件的“脚”就得短一点,细一点。SMT使电子组装变得越来越快速和简单,使电子产品的更新换代速度越来越快,价格也越来越低。这样厂方就会更乐意采用这种技术以低成本高产量生产出优质产品以满足顾客需求和加强市场竞争力。

SMT的组装密度高、电子产品体积和重量只有原来的十分之一左右。一般采用SMT技术后,电子产品的可靠性高,抗振能力强。而且SMT易于实现自动化,能够提高生产效率,降低成本,这样就节省了大量的能源、设备、人力和时间。

12.芯片封装

我们在走进商场的时候,就会发现里面几乎每个商品都被包装过。那么我们即将说到的封装和包装有什么区别呢?

封装就是安装半导体集成电路芯片用的外壳。因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电路性能下降,所以封装是至关重要的。封装后的芯片也更便于安装和运输。封装的这些作用和包装是基本相似的,但它又有独特之处。封装不仅起着安放、固定、密封、保护芯片和增强电路性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对CPU和其他大规模集成电路都起着重要的作用。随着CPU和其他大规模电路的进步,集成电路的封装形式也将有相应的发展。

芯片的封装技术已经历了好几代的变迁,技术指标一代比一代先进,芯片面积与封装面积之比(衡量封装技术水平的主要指标)越来越接近于1,适用频率越来越高,耐温性能也越来越好。它还具有重量小,可靠性高,使用方便等优点。

13.芯片测试

为了能在当今激烈的市场竞争中立于不败之地,电子产品的生产厂家就必需确保产品质量。而为了保证产品质量,在生产过程中就需要采用各类测试技术进行检测,以及时发现缺陷和故障并进行修复。

我们在使用某个芯片的时候,经常发现这样的现象,就是芯片的其中几个引脚没有用到。我们甚至还会以为这样子使用这个芯片是用错了。其实这几个引脚是用来测试用的。在芯片被制造出来之后,还要由芯片测试工程师对芯片进行测试,看这些生产出来的芯片的性能是否符合要求、芯片的功能是否能够实现。实际上,我们这种测试方法只是接触式测试,芯片测试技术中还有非接触式测试。

随着线路板上元器件组装密度的提高,传统的电路接触式测试受到了极大的限制,而非接触式测试的应用越来越普遍。所谓非接触测试,主要就是利用光这种物质对制造过程中或者已经制造出来的芯片进行测试。这就好像一个人觉得腿痛,他就去医院进行一个X光透视,看看腿是不是出现骨折或者其他问题。这种方法不会收到元器件密度的影响,能够以很快的测试速度找出缺陷。

 

14.覆晶封装技术

我们都知道鸟笼是用竹棒把上下两块木板撑出一个空间,鸟就生活在这里面。我们将要说到的覆晶封装和鸟笼是有相似之处的。下面我们就来看一下什么是覆晶封装技术。

我们通常把晶片经过一系列工艺后形成了电路结构的一面称作晶片的正面。原先的封装技术是在衬底之上的晶片的正面是一直朝上的,而覆晶技术是将晶片的正面反过来,在晶片(看作上面那块板)和衬底(看作下面那块板)之间及电路的外围使用凸块(看作竹棒)连接,也就是说,由晶片、衬底、凸块形成了一个空间,而电路结构(看作鸟)就在这个空间里面。这样封装出来的芯片具有体积小、性能高、连线短等优点。

随着半导体业的迅速发展,覆晶封装技术势必成为封装业的主流。典型的覆晶封装结构是由凸块下面的冶金层、焊点、金属垫层所构成,因此冶金层在元件作用时的消耗将严重影响到整个结构的可靠度和元件的使用寿命。

 

15.凸块制程

我们小时候经常玩橡皮泥,可能还这样子玩过,就是先把橡皮泥捏成一个头状,再在上面加上眼睛、鼻子、耳朵等。而我们长凸块就和刚刚说到的“长”眼睛、鼻子、耳朵差不多了。

晶圆制造完成后,在晶圆上进行长凸块制程。在晶圆上生长凸块后,我们所看到的就像是一个平底锅,锅的边沿就是凸块,而中间部分就是用来形成电路结构的。按凸块的结构分,可以把它分为本体和球下冶金层(UBM)两个部分。

就目前晶圆凸块制程而言,可分为印刷技术和电镀技术,两种技术各擅胜场。就电镀技术而言,其优势是能提供更好的线宽和凸块平面度,可提供较大的芯片面积,同时电镀凸块技术适合高铅制程的特性,可更大幅度地提高芯片的可靠度,增加芯片的强度与运作效能。而印刷技术的制作成本低廉较具有弹性,适用于大量和小量的生产,但是制程控制不易,使得这种方法较少运用于生产凸块间距小于150μm的产品。

 

16.晶圆级封装

在一些古董展览会上,我们经常会看到这样的情形,即用一只玻璃罩罩在古董上。为了空气不腐蚀古董,还会采用一些方法使玻璃罩和下面的座垫之间密封。下面我们借用这个例子来理解晶圆级封装。

晶圆级封装(WLP)就是在其上已经有某些电路微结构(好比古董)的晶片(好比座垫)与另一块经腐蚀带有空腔的晶片(好比玻璃罩)用化学键结合在一起。在这些电路微结构体的上面就形成了一个带有密闭空腔的保护体(硅帽),可以避免器件在以后的工艺步骤中遭到损坏,也保证了晶片的清洁和结构体免受污染。这种方法使得微结构体处于真空或惰性气体环境中,因而能够提高器件的品质。

随着IC芯片的功能与高度集成的需求越来越大,目前半导体封装产业正向晶圆级封装方向发展。它是一种常用的提高硅片集成度的方法,具有降低测试和封装成本,降低引线电感,提高电容特性,改良散热通道,降低贴装高度等优点。

17.晶圆位阶的芯片级封装技术

半导体封装技术在过去二十年间取得了长足的发展,预计在今后二十年里还会出现更加积极的增长和新一轮的技术进步。晶圆位阶的芯片级封装技术是最近出现的有很大积极意义的封装技术。

我们把芯片原来面积与封装后面积之比接近1:1的理想情况的封装就叫做芯片级封装。就像我们吃桔子,总希望它的皮壳薄点。晶圆位阶的芯片级封装技术就是晶圆位阶处理的芯片级封装技术。它可以有效地提高硅的集成度。晶圆位阶处理就是在晶圆制造出来后,直接在晶圆上就进行各种处理,使相同面积的晶圆可以容纳更多的经芯片级封装的芯片,从而提高硅的集成度。同理,假如我们让人站到一间屋子里去,如果在冬天可能只能站十个人,而在夏天衣服穿少了,那就可以站十一或者十二个人。

晶圆位阶的芯片级封装制程将在今后的几年里以很快的速度成长,这将会在手机等手提电子设备上体现出来。我们以后的手机肯定会有更多的功能,比如可以看电视等,但是它们可能比我们现在使用的更小,那就用到了晶圆位阶的芯片级封装技术。

1.IC Specification 订定规格:订定IC的规格,工作电压、电流,采用的制程等,并于架构设计时就必须考虑其未来测试问题。

 2.IC Design IC设计:依据所订的的规格来设计,于逻辑设计与线路计设时,须考虑可测试性设计及实际产生其测试图样,供IC制作完成后之测试用。

3.IC Layout IC布局: 将设计完成的电路,依据制造IC所需光罩的设计规则,完成实体布局。

 4.Wafer Process 晶圆制造: 光罩完成后,进入晶圆厂制造。

 5.Circuit Probe电路点测: 利用探针点测芯片上的电路。

6.Package 封装: 依需求决定IC的包装,PIN脚数、封装材枓皆有不同。

7.Final Test 成品测试: 进行功能测试并区分等级。

8.Brun-In 预烧测试: 利用高温,加速可靠度不佳的IC,提早淘汰。

9.Sampling Test 取样测试: 品管人员,取样抽测,如有不良品由品保工程分析,并追踪制程上缺失。

 10.Shipment 出货: 正式上市贩卖。


 

你可能感兴趣的:(CMOS,tech,制造,测试,产品,工作,alignment,layer)