射频layout设计笔记

文档主要节选自《中兴-射频板PCB工艺设计规范》

全文共分三部分，布局，布线，EMC设计

射频电路为分布参数电路，电路实际工作的时候容易产生趋肤效应和耦合效应，所以需要通过一些设计来尽量减少干扰，

布局

 

布局原则

    布局分区分解为 物理分区和电气分区， 物理分区主要涉及元器件布局、 朝向和屏蔽等问题；电气分区可以继续分解为电源分配、 RF 走线、敏感电路和信号以及接地等的分区。

    物理分区关键是根据单板的主信号流向规律安排主要元器件， 最有效的技术是首先固定位于 RF 路径上的元器件， 并调整其朝向以将 RF 路径的长度减到最小， 除了要考虑普通 PCB设计时的布局外， 还须考虑如何减小各部分间相互干扰和抗干扰能力， 如果不可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF 区域内

 

    电气分区

    射频印制电路板布局一般分为电源,数字和模拟三部分， 这三部分要在空间上分开,布局和走线不能跨区域。 并尽可能将强电信号和弱电信号分开， 将数字信号电路和模拟信号电路分开，完成同一功能的电路应尽量安排在一定的范围之内，从而减小信号环路面积。 

 

布局要求

1. 在同一屏蔽腔内布局时可按信号由小到大一字布局， 强弱信号之间要加屏蔽隔离，增益较大支路上也要采取屏蔽措施， 由于空间限制， 在同一个屏蔽腔内有时不能采用一字布局而采用 L 形布局，但是不得采用Z型U型，交叉布局，如果无法避免U型布局，那么输入输出之间的间距至少在1.5cm以上。
2. 采用L型和U型布局的时候，转折点最好不要刚进入接口就转，最好稍微有段直线之后再转。
3. 相同的模块应该尽量做成相同的布局，或者对称的布局，
4. 为了合理利用空间，可以将器件45度角布局，使射频线尽可能短。
5. 感性器件应该防止互感，多个电感放置时需要注意放置方向及空间距离，避免电感线圈同向，偏置电路的馈电电感与RF通道垂直放置，
6. 射频板最好选择表面贴装器件，如果混装布局，应该注意小贴片器件尽量避开插装器件，以免焊接损伤
7. 静电敏感器件布局要求尽量远离板边远离调试器件，插焊器件，螺钉手动安装器件，器件引出线上涂敷阻焊层
8. π衰和电感的布局如下图所示

1. 不同频率单元混排易产生许多寄生的互调产物，因此不推荐不同频率单元在同一个屏蔽腔内混排；

1. 对本振源要单独隔离屏蔽，特别对接收通道，因为本振信号电平相对接收信号电平较大，易形成干扰，同时由于本振平较高，对其他单元形成较大的辐射干扰；
2. RF信号和IF信号走线十字交叉，并尽可能对射频单元和中频单元须加隔离或屏蔽；
3. 收发单元混排时应屏蔽隔离；
4. 数模混排时，对时钟线要包地铜箔屏蔽；
5. 输入和输出端要采取隔离或屏蔽；

布线

    布线原则

1. 尽可能将数字电路远离模拟电路， 确保射频走线下层的地是实心的大面积地， 并尽可能将射频线走在表层上。
2. 数字、 模拟信号线不跨区域布线；如果需要穿过信号线，第一方案，沿着射频线布一层与主地相连的地。第二方案，射频线与信号线十字交叉，可以将容性耦合减少到最少，同时尽可能在每根射频走线周围多布地线，此外，射频线之间不宜并行左线过长， 如果需要平行布线，应该在两条线中间加地线，地线打孔，确保良好的接地，差分射频线平行线外侧加地线，。
3. 尽可能将高功率发射器件远离低功率接收器件。
4. 原则上 PCB 板上高功率区至少有一整块地， 最好上面没有过孔， 当然， 铜箔越多越好。在 PCB 板的每一层， 应布上尽可能多的地， 并把它们连到主地面；
5. 射频印制电路板布线的基本顺序：射频线路→基带射频接口线（ IQ 线） →时钟线→电源部分→数字基带部分→地
6. 考虑到绿油会对微带线性能、 信号等方面有影响， 故建议频率较高单板微带线可以不涂覆绿油，中低频率的单板微带线建议涂覆绿油

布线要求

1. 走线能走微带线最好，实在不行走内层。
2. 射频走线尽量不要转弯，转弯的话有切角和圆角两种方式，
   • 切角适合比较小的转弯，如图所示的切角适用频率可达10GHz，
   • 圆角转弯的话应该尽量保证转弯的半径足够大，要保证R>3W.
3. 微带线设计结构要求：
   • 微带线两边的边缘离地平面边缘至少要有 3W 宽度；
   • 层厚 0.8mm、且在 3W 范围内，不得有非接地的过孔
   • 微带线边沿电场向两侧延伸，非耦合微带线间要加地铜箔，并在地铜箔上加地过孔。
   • 微带线至屏蔽壁距离应保持为 2W 以上。                               
4. 带状线设计要求:
   • PCB上下两层必须是完整的地平面,
   • 带状线两边离地平面边缘最少3W宽度，且在3W范围内，不得有过孔，
   • 禁止射频走线上下两层的参考地平面有缝隙，
   • 
5. 射频走线两边包铜箔，接地铜箔到信号线的间距>=1.5W,地铜箔边缘加地线孔,孔间距小于λ/20,过孔均匀排列,地线铜箔要求光滑平整,禁止射频左线伸出多余的线头.一般包地铜皮离射频线2W的宽度或者3H的高度（H表示相临介质层的总厚度）
6. 部分射频器件封装较小,SMD焊盘可能较小,而射频线可能大于焊盘宽度,因此,建议采用渐变线,禁止线宽突变,具体操作如下
7. 如果射频单板需要开槽的(放大器类器件),开口槽内铜距开孔处最少为10mil,否则无法加工.
8. 大面积电源区和接地区的元件焊盘采用花焊盘的方式. 射频电路的电源尽量不要采用平面分割，电源线一般采用长条形状，更具电流大小进行处理，满足电流能力的前提下尽可能粗，处理电源线的时候避免形成环路，电源线和地线方向保持平行但不能重叠，有交叉的地方最好成十字交叉。
9. 对射频电路传输线、微带线部分，建议采用绿油桥 隔开大面积接 地区或器件焊盘，防止可能出现的少锡等工艺缺陷
10. 微带耦合线器，主要引用在监测大功率信号的强度，驻波，在要求不高且耦合度大于20dB的情况下可用两条靠近的PCB走线做成微带耦合线，如果有定向性要求时，L=λ/4，通常微带线阻抗为50Ω，
11. 在要求不高的情况下，可以用 PCB 走线做成微带线功分器，如图 16 所示，要求阻抗满足下列要求： Z0=50Ω ， Z1=√2Z0=70.0Ω， 从功率合成点 B 到电阻 C 点之间的走线距离 LBC 应满足： LBC=λ /4，其中电阻阻值为 100Ω 。
12. λ/4微带线，周期正弦信号在间隔λ/4处 （ 即 90°）的两点，相互之间的影响最小， 当λ /4 微带线一端直接接地，或通过高频滤波电容（如 100PF）接地，即一端交流接地时，另一端相当于交流开路， 对线长等于λ /4 的信号来说具电感效应， 其典型应用是小信号放大管或功率管的偏置与供电电路，其PCB设计推荐如下， a）功放管输出端偏置走线长度为λ /4，等价于最近的高频滤波电容到信号走线或匹配铜箔的距离； b）功放管输入端偏置走线长度λ /4，等价于最近的高频滤波电容到信号走线或匹配铜箔的距离。 c） 并联的组合滤波电容应排列在一起， 要注意排列次序， λ /4 的高阻线要直接从高频滤波电容的脚上拿出来。

 

EMC设计

1.     射频板卡分层按照正常来就行，一层参考一层信号，射频pcb要求大面积接地，接地面一般镀金或银，器件的接地要就近接地，至少有两根线接铺地铜箔，至少两个过孔在器件管脚旁就近接地，增大过孔孔径和并联多个隔空，元件底部是接地焊盘的要焊盘上多打几个孔。

1. 微带印制电路的终端单一接地孔直径必须大于微带线宽， 或采用终端大量成排密布小孔的方式接地。
2. 接地大焊盘上直接覆盖至少6个过孔，具体视焊盘大小定，接地线要尽量短，禁止超过λ/20，防止天线效应导致信号辐射，不得有孤立铜箔，铜箔上一定要加地线过孔， 禁止地线铜箔上伸出终端开路的线头。铜箔尽量圆滑。
3. 射频信号可以在空气介质中辐射。空间距离越大，工作频率越低，输入输出端的寄生耦合就越小，隔离度则越大。 PCB 典型的空间隔离度约为 50dB， 敏感电路和强烈辐射源电路要加屏蔽，其中以下四个原则需要加屏蔽， a) 接收电路前端是敏感电路，信号很小，要采用屏蔽； b) 对射频单元和中频单元须加屏蔽。接收通道中频信号会对射频信号产生较大干扰，反之，发射通道的射频信号对中频信号也会造成辐射干扰。 c) 振荡电路： 强烈辐射源， 对本振源要单独屏蔽， 由于本振电平较高， 对其他单元形成较大的辐射干扰。 d) 功放及天馈电路：强烈辐射源，信号很强，要屏蔽。 e) 数字信号处理电路： 强烈辐射源， 高速数字信号的陡峭的上下沿会对模拟的射频信号产生干扰。 f) 级联放大电路： 总增益可能会 超过输出到输入端的空间隔离度， 这样就满足了振荡条件之一，电路可能自激。如果腔体内的电路同频增益超过 30－ 50dB，必须在 PCB 板上焊接或安装金属屏蔽板， 增加隔离度。 实际设计时要综合考虑频率、 功率、 增益情况决定是否加屏蔽板。 g) 级联的滤波、开关、衰减电路：在同一个屏蔽腔内，级联滤波电路的带外衰减、 级联开关电路的隔离度、级联衰减电路的衰减量必须小于 30－ 50dB。 h) 收发单元混排时应屏蔽。 i) 数模混排时，对时钟线要包地铜皮隔离或屏蔽。
4. 静电屏蔽主要用于防止静电场和恒定磁场的影响，电磁屏蔽主要用于防止交变磁场或交变电磁场的影响，PCB安装屏蔽腔的时候，PCB需要在屏蔽腔的位置打上两排过孔，形成屏蔽壁，具体要求如下，需要两排相互错开的过孔，同排过孔间距要小于λ/20，屏蔽腔与接地铜箔压接的部位禁止有阻焊。射频线在顶层穿过屏蔽壁的时候后要在屏蔽腔的相应位置开一个槽门，门高大于0.5mm，门宽要求保证，信号线与屏蔽腔之间的距离大于1mm，或者3mm。大意如图 腔体壁厚2mm，拐角处放置3mm金属化孔，腔体拐角采用圆角设计，
5. 屏蔽腔尺寸的谐振频率要远高于工作频率，最好10倍以上，屏蔽腔的高度一般为第一层介质厚度的15-20倍，在屏蔽腔面积一定时， 要提高屏蔽腔的最低谐振频率，需增加长宽比，避免正方形的腔体，
6. 屏蔽腔内部的数字信号线走内层，不同层的地线通过多个过孔来连接，

 

射频ESD

1.     射频器件一般采用的是浅结工艺制作， 静电敏感等级高，一般为 100V~300V,极容易 ESD损伤
2. 射频敏感器件(参考相关射频资料定义)、 与敏感器件连接的电容等尽量布线远离板边缘，这样可减少人体静电引入单板，导致敏感器件失效；
3. 射频开发人员需在技术更改单或料单上注明较敏感器件等级（300V 以下均需要填写），以便生产人员在操作中小心谨慎。
4. 射频器件推荐使用机器贴片的 SMD 器件， 尽量不要使用插件， 这些插件很容易导致ESD 损伤器件
5. 在选择射频器件特别是射频 IC 时， 要预先考虑到生产测试时加电、 断电可能对 IC的电浪涌冲击。（功放）