FPGA实验四——时间基准电路和带使能的多周期计数器

实验四

• 1、参照代码，把后级计数器的计数范围改为0-15。
• 2、把计数器的0-15计数值经过译码，在DE0 的HEX LED上显示成0-9-A-F的十六 进制数
• 3、修改时间基准发生器，设计一个使用2个HEXLED，精度为0.1秒，范围为0-9.9秒的计时秒表。
• 4、自行设计上面计时器的附加控制功能（清零、暂停）。
1、参照代码，把后级计数器的计数范围改为0-15。
2、把计数器的0-15计数值经过译码，在DE0 的HEX LED上显示成0-9-A-F的十六 进制数
时间基准模块计时器设计如下：

带使能端的计时器设计如下：

译码器设计如下：




3、修改时间基准发生器，设计一个使用2个HEXLED，精度为0.1秒，范围为0-9.9秒的计时秒表。
4、自行设计上面计时器的附加控制功能（清零、暂停）。
时间基准模块计时器设计如下：

带使能端的计时器设计如下：

译码器设计如下：



实验结果演示如下：