华中科技大学组原实验记录 运算器ALU实验

本实验是华科大三的核心课计算机组成原理的配套实验，设计非常良心，而且理论课和实验课都在mooc上有全套视频，地址为计算机组成原理_中国大学MOOC，实验所用的软件资源/测试电路也全部开放，地址为：计算机硬件系统设计_中国大学MOOC

运算器实验

8位可控加减法器

• sub=0时表示加法，否则减法

• 我们可以用8个一位全加器串行进位实现8位加法

• 如果要做减法就加上减数的补码，这里的补码可以按位取反（即异或1），再最低位加1（即最低位给一个进位信号）

  
  如图所示，溢出检测判断最高位收到的进位信号和输出的进位信号即可。

• 如果用另一种溢出判断方法，采用运算数最高位和结果最高位进行比较：
  

• 那么这里连线的时候就要注意一个细节：
  

• 这里减数的最高位，应该是异或后的Y7，否则减法的溢出判断会出错。
  

4位先行进位74182

• 回顾并行进位的两个相关函数：
  
  （ 记忆：从本位开始一直传递到生成的地方）

所以有如下的规则：
$$C_1=G_1+P_1{C}_0$$
$$C_2=G_2+P_{2}G1+P_2{P}_1{C}_0$$
$$C_3=G_3+P_3{G}_2+P_3{P}_2{G}_1+P_3{P}_2{P}_1{C}_0$$
$$C_4=G_4+P_4{G}_3+P_4{P}_3{G}_2+P_4{P}_3{P}_2{G}_1+P_4{P}_3{P}_2{P}_1{C}_0$$

• 成组进位的生成函数：

于是我们可以按照上面的公式连线：

这样就做好了并行进位，连线非常复杂。

4位快速加法器

• 要求我们用先行进位信号电路74182来构造一个四位的加法器
• 因为74182已经能够产生各级进位信号，所以只需要把各级的PG连到74182的输入端，再计算各位数的值
  
  这里有一点要注意，就是74182是$C_0$的函数，一定要连上$C_0$

16位快速加法器

• 在74182和做好了的四位快速加法器的基础上构建一个16位快速加法器。组间进位复用74182，类似的连好线。这里可以把四位快速加法器也看作一个一位的运算单元，产生相应的PG信号，连到输入端。输出的进位连到四位快速加法器最低位的进位端。
  

32位快速加法器

• 用4位快速加法器和74182电路构建一个最快的快速加法器。对性能有要求，所以仍然要用到组间并行进位。

• 如果需要64位的怎么办？应该就跟从4位到16位一样，输入相应的PG信号，得到相应的进位信号。所以说74182电路像一个递归电路一样，输入4个PG值，得到4个进位值和更高阶的$P^{\ast }{G}^{\ast }$值

• 这里需要32位，那么可以用两个16位的串联：

  

• 也可以按照图中的引脚，把16位的再画一遍，虽然好像没什么必要：
  

5位阵列乘法器

如图，需要$5\ast 4$个全加器。由于采用了斜向进位，时延缩小至$3\ast 8+1=25T$

6位补码阵列乘法器

• 利用5位阵列乘法器实现6*6位的补码乘法器

• 因为5位阵列乘法器默认是没有符号的，所以这里要实现有符号的运算，符号位得单独运算

• 先求得X和Y的绝对值，正数的话直接取低5位，是负数的话先取负再取低5位：

  

• 但是这里有一个奇怪的错误，就是-32的表示：
  

  • $32$二进制是$10000_{(2)}$，而$+32$是无法在5位内表示的，5位有符号数的表示范围是$[-32,31]$，因此我们在这儿取负数之后的值仍然不对，会有一个截断误差，所以参加运算的乘数不能小于$-31$。

• 那么怎么把得到的无符号答案转成补码呢？可以用一个多路选择器选择低位是原来的值还是取反+1的值，最高位的值作选择信号：
  

5位无符号乘法流水线

• 回顾：我们可以用四级流水线来优化乘法过程
  

照着连：

原码一位乘法器

• 这里要求用迭代右移的方法计算8位的无符号乘法，这种实现方法是利用一个加法器累加，比较节约硬件资源。
• 回顾一下，原码一位乘法的流程：
  

需要声明几个比较重要的概念：

• 部分积：就是用$Y_i$乘以$X$所得到的积
• 累加和：把当前求过的所有部分积（作适当的右移）加起来所得到的和
• 移位：这里的思路是先算$Y_0$和$X$的乘积，加到累加和中，然后Cout，和数，Y全部右移，这样就比较节省空间，处理到Y的高位的时候，低位反正没有用，可以移出去，这时高位空出的空间就可以放累加和移出来的部分了

所以我们先把加法逻辑的部分画好，用Y当前的最低位判断本轮$\sum$是不变还是加X：

然后是移位逻辑，两个8bit的寄存器，每个时钟都一起右移1位，用分线器来实现：

这里有一个很坑的地方，就是ADD的进位输出端，必须要连到$su{m}^{\prime }$的最高位。如果不连上，最高位取0的话，255x3 的计算答案就是错的。为什么呢？考虑一下手工计算的过程：

这里产生了一个进位信号，也是包含在答案里面的，但是由于寄存器的位数有限，在移位之前并不能保存，所以移位的时候不能忘了它也要右移一位放到最高位～

最后需要连的就是控制逻辑。第一个周期，我们要把Y的值送到寄存器里，再经过8个周期，数据累加和右移完成之后要控制停机，这里需要控制各个寄存器的enable端是否有效。于是需要另加一个counter记录时钟周期数，并生成时序信号LOAD和STOP：

大于8个周期时就发出STOP，让系统暂停。

然后整个电路就画好了：

32位ALU

• ALU的OP字段和功能对应如下所示：
  

我们先构造出每一种功能的输出，再根据OP的值来选择输出

1. 逻辑左移，用一个移位器即可实现

2. 算术右移，同样用自带的移位器，更改属性为算术

3. 逻辑右移，同理

4. 无符号乘法，用自带的乘法器

5. 无符号除法，用自带的除法器

6. 加法，用构造好的32位加法器，OF即判断最高位进位和符号位进位是否一致；UOF即判断是否有进位。注意要给出C0信号。

7. 减法，用构造好的32位加法器。Y各位取反，C0取1，即可达到减法变加法。无符号数的减法溢出，带加减功能的ALU的进位取反后表示，有符号数的减法溢出，仍然用最高位和符号位是否相等来判断。

8. 7~10直接用多位的与门/或门/异或门/同或门

9. 比较器，补码型，结果0拓展（输出0和1，不是0和65535）

10. 比较器，无符号型，结果0拓展（输出0和1，不是0和65535），再顺便给出一个equal信号

• 结果都构造好了之后，根据OP的值输出Result：
  

• 这样就画好了，OK测试通过