【EDA实验】实验1：拼接4-16译码器

【EDA实验】实验1：拼接4-16译码器

一、实验内容

1.用2片3-8 译码器拼接成4-16 译码器
2.仿真验证电路的正确性
3.注意观察输出信号的毛刺（竞争冒险）

二、实验步骤

1.使用Quartus，新建一个项目，创建一个BDF文件，双击BDF空白处，添加组件符号。
2.找到 74138 将其放置到BDF文件中， 然后对其添加 输入，输出管脚，编译项目。
3.然后新建一个vwf，矢量波形仿真文件，使用NodeFinder向其中添加要观察的管脚。
4.然后在VWF中设定激励波形，然后仿真，观察结果波形。
5.从下图中可以看到， 仿真结果和74138的数据手册描述一致，并且输出信号中存在着组合逻辑的竞争与冒险

三、具体操作如下

掌握74138译码器的内部构造后，进行电路图的连接。

连接调整进行编译，直至不出现电路错误。

然后在VWF中设定激励波形，进行仿真，观察结果波形。

两个74138译码器经过连接可以构成4-16译码器，同时可以看到在某些输入信号跳变的时刻输出波形出现了毛刺，即出现了竞争冒险现象。

。

四、实验结论

仿真结果和74138的数据手册描述一致，并且输出信号中存在着组合逻辑的竞争与冒险，初次接触Quartus软件，慢慢发现问题并解决问题，从项目的建立到仿真图形周期的调整，都尝试了很多次，最后得到合适的实验结果。