DSP_F28335入门（2）——时钟电路及系统控制
1.时钟源与锁相环电路
F28335的时钟源有两种，外部时钟源信号，内部时钟源信号。
其中，内部时钟源信号接法时更常用的接法。如图：XCLKIN引脚置地，X1、X2引脚之间直接接入晶振。
如下图，内部信号时钟源与外部信号时钟源通过异或门选择接入后成为OSCLK即振荡器时钟信号，该信号受到寄存器PLLSTS(OSCOFF)位控制，该位置1，图中开关合上，振荡器信号允许通过。
振荡器信号通过后“兵分两路”，一路直接过去，一路进入锁相环模块。一般不能直接采用OSCCLK这个信号，引文该信号不够高，需要进入锁相环先倍频然后分频使用，所以要使能锁相环，设置寄存器PLLSTS(PLLOFF)。
锁相环
锁相环路是一种反馈电路，锁相环的英文全称时Phase-Locked Loop，简称PLL，可以控制晶振使其相对于参考信号保持恒定相位的电路，使用比较广泛。
锁相环由鉴相器、环路滤波器和压控振荡器组成。
鉴相器：鉴别输入信号Ui和输出信号Uo之间的相位差，并输出误差电压Ud。
环路滤波器：具有低通性质，滤除Ud中的噪声和干扰成分，形成压控振荡器的控制电压Uc。
压控振荡器：Uc作用与压控振荡器，把它的输出振荡频率fo拉向环路输入信号频率fi，当两者相等时，环路被锁定，称为入锁。
30MHz的OSCCLK信号经锁相环倍频后，倍频倍数通过机损其PLLCR进行设置，设置为10，为300Hz的VCOCLK时钟信号，还需要再进行一次二分频，分频通过PLLSTS进行设置。至此产生了F28335的150MHz的时钟信号。
2.系统控制及外设时钟
锁相环模块除了为C28X内核提供时钟外，还通过系统时钟输出提供快速和慢速2种外设时钟
如果使能内部PLL电路，那么可以通过控制寄存器PLLCR软件设置系统的工作频率。但是要注意，在通过软件改变工作频率时，必须等待系统时钟稳定后才可以继续完成其他操作。
外设时钟控制寄存器使能外部时钟，具体应用中，为降低系统功耗，不使用的外设最好将器外设时钟禁止。
外设时钟包括快速外设和慢速外设两种，分别通过HISPCP和LOSPCP寄存器进行设置。
3看门狗电路
看门狗，又叫watchdog timer，从本质上来说就是一个定时器电路，一般由一个输入和一个输出，其中的输入叫做喂狗（kicking the dog or service the dog）。输出连接到F28335的复位端。
骨头（0X55+0XAA）,要不断为骨头（清零），不然看门狗计数到最大，会触发复位。
计数器清零（计数器CLR）：XRS外部复位信号和看门狗密钥寄存器WDKEY一起控制，这两个信号接在或门上输出给计数器复位端，任何一个信号有效都能使得看门狗复位。
复位信号：计数器的输出和逻辑校验部分（WDCHK校验位101），也是通过或门连接。