芯片IC附近为什么都放0.1uF的电容?这样做正确吗？有什么依据吗？

去面试的时候，人家问我芯片附近放置的电容是多少？我说是0.1uF,他又问我，为什么选取0.1uF,我说参考别人的原理图，大部分都是这么做的，他又问我，为什么是0.1uF???而不是0.01uF?或1uF，有什么理论依据吗？问的我哑口无言。

回去后，我在网上搜了一下，发现了一篇好的文章链接如下：http://www.21ic.com/jichuzhishi/analog/questions/2013-12-05/197635.html，也不知道这是不是原始的链接。

先来看看电容，电容的作用简单的说就是存储电荷。我们都知道在电源中要加电容滤波，在每个芯片的电源脚放置一个0.1uF的电容去耦。等等，怎么我看到要些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的，有什么讲究吗。要搞懂这个道道就要了解电容的实际特性。理想的电容它只是一个电荷的存储器，即C。而实际制造出来的电容却不是那么简单，分析电源完整性的时候我们常用的电容模型如下图所示。

图中ESR是电容的串联等效电阻，ESL是电容的串联等效电感，C才是真正的理想电容。ESR和ESL是由电容的制造工艺和材料决定的，没法消除。那这两个东西对电路有什么影响。ESR影响电源的纹波，ESL影响电容的滤波频率特性。

我们知道电容的容抗Zc=1/ωC，电感的感抗Zl=ωL,( ω=2πf),实际电容的复阻抗为

Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可见当频率很低的时候是电容起作用，而频率高到一定的时候电感的作用就不可忽视了，再高的时候电感就起主导作用了。电容就失去滤波的作用了。所以记住，高频的时候电容就不是单纯的电容了。实际电容的滤波曲线如下图所示。

然后，又看了一下，网易公开课的麻省理工公开课：电路和电子学，彻底理解了，

参见上图，我们想要的最好的滤波效果是在“谷”底，就是曲线凹进去的尖尖，在这个尖尖的时候，滤波效果做好，当我们的芯片IC内部的逻辑门在10-50Mhz范围内执行的时候，芯片内部产生的干扰也在10-50Mhz,（比如51单片机），仔细看上图的曲线，0.1uF电容 （有两种，一种是插件，一种是贴片）的谷底刚好落在了这个范围内，所以能够滤除这个频段的干扰，但是，看清楚，是但是，当频率很高的时候（50-100Mhz），就不是那么回事了，这个时候0.1uF电容个滤波效果就没有0.01uF好了，以此类推，频率再高，选用的滤波电容的量级还要变小，具体怎么参考呢?参考如下

DC-100K 10uF以上的钽电容或铝电解

100K-10M 100nF(0.1uF)陶瓷电容

10M-100M 10nF(0.01uF)陶瓷电容

>100M 1nF(0.001uF)陶瓷电容和PCB的地平面与电源平面的电容

所以，以后不要见到什么都放0.1uF的电容，有些高速系统中这些0.1uF的电容根本就起不了作用。

哎，早知道这些东西就不会被鄙视了！！！

面试完之后，又和面试我的大牛讨论了一下他的模拟电路学习的方法，他说的大概的意思就是:1.保持一颗好奇心，尽可能的刨根问底，不懂的多在论坛上问一问，2.多看看拆机视频，看看别人怎么设计的,

这次面试的收获很大很大，胜过这几年的那些所谓的那些“经验”.写此文纪念一下，同时也感谢那位大牛的指点
————————————————
版权声明：本文为CSDN博主「cyfhan」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/cyfhan/article/details/45102261