STM32 的 I2C 架构

STM32 的 I2C 外设可用作通讯的主机及从机，支持 100Kbit/s 和 400Kbit/s 的速率，支 持 7 位、10位设备地址，支持 DMA 数据传输，并具有数据校验功能。它的 I2C 外设还支 持 SMBus2.0 协议， SMBus 协议与 I2C类似，主要应用于笔记本电脑的电池管理中

一。使用软件模拟

如果直接控制 STM32的两个 GPIO 引脚，分别用作 SCL及 SDA，按照上述信号的时序要求，直接像控制 LED 灯那样控制引脚的输出(若是接收数据时则读取 SDA 电平)，就可以实现 I2C 通讯。同样，假如我们按照 USART 的要求去控制引脚，也能实现 USART 通讯。所以只要遵守协议，就是标准的通讯，不管您如何实现它，不管是 ST 生产的控制器还是 ATMEL 生产的存储器， 都能按通讯标准交互。
如果我们直接控制 STM32的两个 GPIO 引脚，分别用作 SCL及 SDA，按照上述信号的时序要求，直接像控制 LED 灯那样控制引脚的输出(若是接收数据时则读取 SDA 电平)，就可以实现 I2C 通讯。同样，假如我们按照 USART 的要求去控制引脚，也能实现 USART 通讯。所以只要遵守协议，就是标准的通讯，不管您如何实现它，不管是 ST 生产的控制器还是 ATMEL 生产的存储器， 都能按通讯标准交互。

操作

1. 读寄存器数据步骤：

   1.1 主机先发起一次通信，将读command(0x01)和需要读取的寄存器地址address写入从机；（主机发出写操作）

   1.2 从机firmware的处理：

      1.2.1 将command和address分别提取出来；
   
      1.2.2 判断command的含义（本例中，是读指令还是写指令）；
   
      1.2.3 根据收到的的address，将对应寄存器的的数据放入从机I2C输出buffer；（这个步骤可以使用指针）
   

   1.3 主机再次发起一次通信，读取从机的数据；（主机发出读操作）

二。硬件协议（stm32外设上存在I2c通讯一些情况存在问题的情况）

1. 通讯引脚

I2C 的所有硬件架构都是根据图中左侧 SCL 线和 SDA 线展开的(其中的 SMBA 线用于SMBUS 的警告信号， I2C 通讯没有使用)。 STM32 芯片有多个 I2C 外设，它们的 I2C 通讯信号引出到不同的 GPIO 引脚上，使用时必须配置到这些指定的引脚，

2. 时钟控制逻辑

SCL 线的时钟信号，由 I2C 接口根据时钟控制寄存器(CCR)控制，控制的参数主要为时钟频率。配置 I2C 的 CCR 寄存器可修改通讯速率相关的参数：
 可选择 I2C 通讯的“标准/快速”模式，这两个模式分别 I2C 对应 100/400Kbit/s 的通讯速率。
 在快速模式下可选择 SCL 时钟的占空比，可选 Tlow/Thigh=2 或 Tlow/Thigh=16/9模式，我们知道 I2C 协议在 SCL 高电平时对 SDA 信号采样， SCL 低电平时 SDA准备下一个数据，修改 SCL 的高低电平比会影响数据采样，但其实这两个模式的比例差别并不大，若不是要求非常严格，这里随便选就可以了。
 CCR 寄存器中还有一个 12 位的配置因子 CCR，它与 I2C 外设的输入时钟源共同作用，产生 SCL 时钟， STM32 的 I2C 外设都挂载在 APB1 总线上，使用 APB1 的时钟源 PCLK1， SCL 信号线的输出时钟公式如下：

标准模式：

Thigh=CCRTPCKL1 Tlow = CCRTPCLK1

快速模式中 Tlow/Thigh=2 时
：
Thigh =CCRTPCKL1 Tlow = 2CCR*TPCKL1

快速模式中 Tlow/Thigh=16/9 时：

Thigh =9CCRTPCKL1 Tlow = 16CCRTPCKL1

例如，我们的 PCLK1=36MHz，想要配置 400Kbit/s的速率，计算方式如下： 
PCLK 时钟周期： TPCLK1 = 1/36000000 
目标 SCL 时钟周期： TSCL =1/400000 SCL 时钟周期内的高电平时间： THIGH = TSCL/3 SCL 
时钟周期内的低电平时间： TLOW =2*TSCL/3 计算 CCR 的值： CCR = THIGH/TPCLK1 = 30

计算结果得出 CCR 为 30，向该寄存器位写入此值则可以控制 IIC 的通讯速率为400KHz，其实即使配置出来的 SCL 时钟不完全等于标准的 400KHz， IIC 通讯的正确性也不会受到影响，因为所有数据通讯都是由 SCL 协调的，只要它的时钟频率不远高于标准即可。

3. 数据控制逻辑

I2C 的 SDA 信号主要连接到数据移位寄存器上，数据移位寄存器的数据来源及目标是数据寄存器(DR)、地址寄存器(OAR)、 PEC 寄存器以及 SDA 数据线。当向外发送数据的时候，数据移位寄存器以“数据寄存器”为数据源，把数据一位一位地通过 SDA 信号线发送出去；当从外部接收数据的时候，数据移位寄存器把 SDA 信号线采样到的数据一位一位地存储到“数据寄存器”中。若使能了数据校验，接收到的数据会经过 PCE 计算器运算，运算结果存储在“PEC 寄存器”中。当 STM32 的 I2C 工作在从机模式的时候，接收到设备地址信号时，数据移位寄存器会把接收到的地址与 STM32 的自身的“I2C 地址寄存器”的值作比较，以便响应主机的寻址。 STM32 的自身 I2C 地址可通过修改“自身地址寄存器”修改，支持同时使用两个 I2C 设备地址，两个地址分别存储在 OAR1 和 OAR2 中。

4. 整体控制逻辑

整体控制逻辑负责协调整个 I2C 外设，控制逻辑的工作模式根据我们配置的“控制寄存器(CR1/CR2)”的参数而改变。在外设工作时，控制逻辑会根据外设的工作状态修改“状态寄存器(SR1 和 SR2)”，我们只要读取这些寄存器相关的寄存器位，就可以了解 I2C的工作状态。除此之外，控制逻辑还根据要求，负责控制产生 I2C 中断信号、 DMA 请求及各种 I2C 的通讯信号(起始、停止、响应信号等)