HLS2018.3入门操作

1.首先打开软件，会看到如下界面：

2.点击Creat New Project，在project name上自己命名，下面的位置也由自己选择，完后next：

3.点击Add Files…,就会到刚刚的文件夹，选择fir.c
(插一句，之前我就是因为一直找不到这个文件夹，烦恼了好几天，上网搜也搜不到，后面无意间找到的)（在主界面documentation的tutorials中可以找到很多例子，这个例子在UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2018.3)，压缩包下载下来就行

在主界面documentation的tutorials中可以找到很多例子，这个例子在UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2018.3)，压缩包下载下来就行

这是我的位置：ug871-design-files.zip\ug871-design-files\Introduction\lab1

在主界面documentation的tutorials中可以找到很多例子，这个例子在UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2018.3)，压缩包下载下来就行

这两图顺序反了，不过大家懂就行

4.将fir.c将入后，top function后点browse，直接点fir，next
继续add files，将最后两个文件添加进去，next
5.点击part selection 后的**…**选择相应的开发板，最后点击finish。

6.一切完成进入主界面啦，可以看到source里有个c文件，test bench也有c文件

7.验证c源代码，project->run c simulation->ok,等待ing…

8.高级综合，将c综合成RTL,solution->run c synthesis->active solution

9.RTL验证，solution->run c/rtl cosimulation->ok

10.打包IP,点击export rtl

点击ok

左侧ip文件夹内就有了zip文件

基本操作完成了！