时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)

时钟抖动(Clock jitter),就是指两个时钟周期之间存在的差值,这个误差是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。
时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)_第1张图片时钟偏斜(Clock Skew)
指同样的时钟产生的多个子时钟信号之间的延时差异。它表现的形式是多种多样的,既包含了时钟驱动器的多个输出之间的偏移,也包含了由于PCB走线误差造成的接收端和驱动端时钟信号之间的偏移。
也就是指同一个时钟信号到达两个不同寄存器之间的时间差值,时钟偏斜永远存在,到一定程度就会严重影响电路的时序。
时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)_第2张图片
**亚稳态(semi-stable state)是指触发器无法在某个规定时间段内达到一个可确认的状态。**当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)_第3张图片

解决方法

1、降低系统时钟频率
2、用反应更快的FF
3、引入同步机制,防止亚稳态传播
4、 改善时钟质量,用边沿变化快速的时钟信号
关键是器件使用比较好的工艺和时钟周期的裕量要大

你可能感兴趣的:(ic)