记录提前批秋招面试经历

目前投了好几家，有几家加班强度太高的或者只有一线城市有岗位的或者没有芯片岗只有FPGA岗就没投。
比如：VIVO，OPPO，海康威视。
1.中电14所。项目对口专业对口，简历关刷人很多，教研室只有两个过了简历，要求本硕985，还要求专业对口，本硕成绩都比较高。
技术面：很水，主要问问看你来南京的意愿，他们主管说看你远道而来，第一面肯定不会挂你，但是接下来是带你去下面部长面试。先做自我介绍，问了问为啥本科体育成绩那么差？有没有女朋友，属于什么性格的人。
部长面：问题差不多，问了有没有在写文章，多问了了不了解波束成形，你的雷达测向是怎么测得。
HR：填个问卷，父母单位职位，期待薪水，找工作看重的几个要素，问怎么看待华为，研究所也加班为啥选择来这里。
一天面完，如果通过了，第二天就发了性格评测。
回到学校赶紧做完，感觉就是按照自己性格做的，少说话多做事，结果过来大概一个月又收到评测短信，问那边说性格测试挂了，所以重新发一次让重做一次。然后这次就很认真，找了个同学参谋，结果还是挂了。。。。。。可能天生不适合体质内吧。

讲道理，如果不是性格测试，我真的还是挺想去14所的，加班没有外面公司重，给的待遇确实挺好，22W-25W+12*8K公积金+事业编+600房补+400油补。没有中年危机，除了他们不做芯片，进去应该是去做FPGA/嵌入式开发。

2.中兴提前批
据说今年中兴提前批比去年要求高了不少啊，我有同学报了FPGA的班面试被怼的挺惨。我们组中兴是被内推过去的，所以基本上都是第一波面试。
一面：主要就是问项目，问项目中开发工具，遇到哪些问题，你项目中ARM部分的C代码是谁写的，然后看简历我还做过后端，问了大概40-50分钟？然后说感觉我基础知识蛮扎实的。然后挂了，然后过了几分钟，又打电话过来问你的意向城市是哪里？我说优先二线城市吧，成都南京。貌似一面通过了后，会收到测评短信，目前做完评测（内容就是一些类似公务员行测题这种）。
目前评测通过了，等待综合面试。

3.乐鑫提前批
乐鑫感觉是我面试觉得面得难度最大的公司。
一面：牛客网视频1对1，对面是苏州的开发人员，问了项目，比较注重细节，问我怎么处理从BRAM的数据搬到DDR3里的时序，有没有考虑过AXI的高级功能，我项目比较多，应该是为了把控时间吧，就聊了两个项目，问我FFT模块里的专利创新点。我是怎么设置FFT模块为50Mhz,是怎么考虑数据量带宽的。我说，单测自己写的FFT模块的后端在tsmc180nm只能跑到50M，所以我们都是根据后端跑的频率做的DEMO，事实上DDR3的时钟有500Mhz,足够满足写入数据量的带宽。还有现场出题，如何生成一个序列检测器，输入N，输出010110111…直到0后面跟着N个1,要求占用资源最少。
二面：HR面。上来问说我成绩比较好，问我属于天赋类还是努力类。我说我是总结类，会写一些博客总结项目，然后就问有没有github项目，为什么没有把博客链接写简历上。
我简历有参加比赛，然后问为什么没有拿国奖，我说团队磨合问题吧。然后就进圈套了，你觉得是你自己的问题，还是队友问题。如果重新打那次比赛，你会怎么做。你怎么看待大公司的必要的恶？最近在看什么书，有看什么技术类的书？有没有看宣讲会，对乐鑫有什么了解和看法。未来的职业发展。然后问了我们教研室有几个过了笔试，好像就两个。
“那你们教研室通过率比较低啊”。
然后问了问期望薪水，我说VIVO东莞给了我们教研室这边offer 24W-30W，我觉得在这之间吧。然后他问你们组拿了几个VIVO的offer，我说有6,7个。
“那你们教研室拿的OFFER挺多的嘛”。
然后我问你们今年招几个啥的，都没有靠谱的回答。
三面：感觉要跪。面试官是技术主管，肉眼可见的劳累，头发都白了。感觉他们需要对verilog非常精通的人，按他的话说需要在写代码前，电路就已经在脑子里了。

首先是自我介绍，我讲到第三个项目就被打断，然后问这个项目有传承吗，是全自己做的还是在前人基础上，我确实是自己做的，之前的师兄的毕设代码都是我弄的呢。。。。问我写过那些接口，AHB，APB，AXI，SPI，IIC。然后问我，为什么AXI比AHB块，我说数据通路读写AXI是分开的，读写效率更高，而且AXI burst传输只要配置好传输字节数，然后送起始地址，设置递增传输，剩下只要传数据进去就行了，而AHB必须读写占用同一数据通路。他说他问的是为什么更快？？？？我不理解，读写效率更高不就数据吞吐量更高吗？至于时钟频率，那个得看工艺和具体电路实现吧。
有没有用过什么脚本语言，python，tcl。
项目还问了具体算法的实现，算法功能啥的。他也只问了3个项目，MCU的项目就没有问，可能觉得时间太长了。还问了我Verilog有几年的经验。
脚本语言使用程度，我本科毕业设计是用Python写的，问写了啥。用没用过正则变换，木有。用python写的算法。
linux使用程度，后端工具都是在linux环境下使用的，还比较熟。问用什么编辑器，正常大佬们肯定都用vim啊，但我日常vim用得少，我怕他问些比较高级的用法就说用gedit。
然后他问，同步时钟的脉冲信号怎么检测上升沿和下降沿，画时序图给他看。视频面试交流起来太麻烦了。画好后，问如何用检测信号来还原原始的脉冲。
我提出的方案是用检测信号当D触发器的时钟，然后再做一些组合逻辑就行。他说，这个方案在同步时钟电路中是不允许这样做的，在高频下会出问题。然后问我还有没有方案，我说我想不出来了，感觉正常用时钟会延一个周期。然后他问我觉得这个理论上用电路可以实现吗？我说除非有预测电路，感觉不太可能实现吧？然后他也没有回答。
然后还问我愿不愿意做验证，我觉得可以，问为什么，对验证有哪些看法。还有愿不愿意做流程，就是综合，DFT这块。我说DFT我没学过。
接下来我提问，问他觉得我有哪些需要改进的地方，他说感觉我经历比较丰富，前后端测试都跑过，嵌入式也搞过，通信的算法也做过，也有完整流片经历。但是问题在于需要做些总结，设计岗需要对verilog非常精通的，我这方面并不突出。（然而我这种啥都做过一些的反而在面14所和中兴的时候那边却还是觉得比较好，说基础比较扎实）。
然后问他有些二面就有offercall是为啥？他说应该是资源池，待定的这种，正式offer都需要三面的，一般是等别人放弃offer就会联系offercall。
然后问了问他们对新人培养啥的，一年内会有导师带，有什么问题就可以直接问他，没有系统培训，上项目练手最快。
更新一下目前状态：三面面完第二天拿到offer,Hr给两天时间考虑签三方，由于是第一个offer，就签了。我应该是白菜价吧，苏州18k16，问了一个大佬给的是22k16，上海。事实证明，业界对于验证工程师的需求比设计高太多了，有条件还是需要自己系统学习一下验证，我投的设计最后发offer调岗到验证了。
4.卓胜微电子-成都
这家算射频领域独角兽吧，数字的规模不大。今年问hr说只找5个，因为要保证1对1培养，新人有1个月虚拟Lab（前端验证综合全程不含后端）。
笔试：这家公司要现场笔试的，感觉题目量还是比较大的，难度中等吧。
主要题型有概念题，电路设计题，代码题，计算题。
概念就是基础的setuptime,holdtime。jitter,skew。异步复位同步复位解释，如何跨时钟域传多比特这种类型的。比较基础。
电路设计，用MUX搭异或门，门电路搭上升沿检测，门电路搭序列检测。
代码：序列检测，画状态机。画异步fifo结构图。
计算：FIFO最小深度计算。
附加题：每个时钟输入一个bit，检测12bit数是否能被5整除。这个我有比较好的方法来简化。
面试：面试官是从海思那边挖过来带团队的，感觉比较年轻。这边团队目前数字3个人，然后社招2个，应届5个。
感觉不看重你的本科研究生成绩啥的，主要关注你的项目。对自己的项目一定要非常非常了解，问的总线相关问题很多。axi3和axi4区别。mcu里面AHB总线里hready in和out你是怎么连master和多个slave的。你的验证平台怎么搭建的，matlab的仿真算法的数据是浮点数，怎么跟你的硬件计算结果来对比。SPI时序，你的SPI后面有没有用fifo，怎么实现的状态跳转。讲详细算法如何实现，以及你的项目创新点在哪里。MCU如何仿真的，是如何用FPGA原型验证的。后端频率上不去，组合逻辑延时，你是怎么优化的。ARM的keil C代码是谁写的。你会那些脚本语言，perl会不会。Tcl脚本会不会，DC综合的脚本谁写的。
我问了以下这边验证怎么做的，这边说小模块可能会搭平台，大的系统是自己写sv来验证的。然后说会不会有专门的验证岗，设计岗，他说目前规模比较小，很多是兼职的，不是来当螺丝钉，可能验证会兼职小模块的设计，设计也会负责一部分验证，以后规模大了就可能分开了。
HR：hr说这边感觉招过来的全是电子科大的，面试我的leader也是成电毕业从海思挖过来的，我有挺多师兄在这边工作，所以大致情况我也有些了解。这边周末加班给钱，平时按我问在这里工作的师兄，就是996，但是其实比较弹性，如果自己的活做完了就可以先走人。一般周6要过来加班。公积金是给20% ，自己交7%。年假10+带薪工作月份/2。其他就是闲聊，问下家里情况，意向地点啥的。问薪水意向，我说跟乐鑫差不多吧。去年卓胜成都好像也是18K16这个样子，多的有1818这样子。然后说可以加微信，了解进度，大概1个多月后会有消息吧。
5.成都联发科
两面面完，感觉难度不大，面试主要就是讲讲项目。二面要去现场，刚好遇到下雨天，绕城高速堵车堵的厉害，主管人和hr都挺好的，了解情况后都表示理解。
6.OPPO
1面：难度较小，基本上就是介绍项目。对面问问跨时钟域怎么处理，什么是settime什么是holdtime。
2面：面试官说时间有限，挑几个项目讲。问的研一时候做的一个EEPROM控制接口，数模混仿还有MCU的设计。
问题如下：
1.讲解一下MCU中断设计，代码怎么实现/配置中断。
2.具体讲SPI有几种工作模式。
3.厂家提供的IP没有GDS文件，如何仿真的。对你的功能仿真有没有影响。
4.EEPROM接口怎么设计的。状态机如何跳转的。
5.芯片回来怎么用FPGA进行测试的。