21届联发科提前批面试（IC）

一面

面试官上来就先让自我介绍，在介绍的时候顺便说了自己在研究生期间做过的比赛和项目。然后面试官就让说了其中最熟悉的项目介绍一遍。还让我把项目的框图发给他（或者画出来）。

因为项目中涉及到了MPU（疯狂被问，但是不是自己做的，说的很差），但是好点的就是其他自己做的部分说的还行（能够自圆其说）。然后就是问了项目的性能指标。

最后看我简历上写了uart、IIC、spi，问这些是自己实际工程中做过还是自己学的。我就说uart、spi是自己实际项目中用到的，大概就顺便把自己的另一个项目介绍了一下。问到我uart时候，我说可能会数据传输出错，也有可能不会，所以就在FPGA端对数据设计了帧格式（打包）。这个就看自己uart设计了。面试官就问，怎么会出错，为什么会出错。我说了下（以前看过，但是记不太清，大概说了，得补充下），然后就说我这个设计肯定不会出错（面试官也说不会出错），这个话题就不了了之了。然后就问静态时序分析，问是时序违例怎么处理（很基础），另一个 面试官问静态时序分析的指标（？？？不懂这个指标的意思，就说不懂，就说自己觉得指标的意思应该就是频率以及是否违例（当时还想说四种静态时序分析的路径，想想算了不胡说了））。然后问了低功耗设计（基础），就大概说了下，他问是自己做过还是自己看过学习的，我说自己平时遇不到，就只是做了门控时钟，顺便讲了下门控时钟的构成以及和D触发器组成的门控时钟的区别。

最后面试官问VCS是在linux下？然后就是问项目中的数据仿真怎么对比结果（当时就说，因为数据少，就肉眼看了，面试官都笑了）。问我还有什么想问的，就老一套（如果有幸入职，自己不是科班做IC的，怎么培养，然后说是入职三个月会有完整走一遍流程，从前端到后端）。还说了可能会在1到2天或者一个礼拜会有结果，等HR通知。

未完待续…