基于CPU+GPU的H.264编码器并行编码设计

http://www.doc88.com/p-2019812781059.html

【关键词】： H.264编码  CUDA  并行编码  并行优化 
【学位授予单位】：南京理工大学
【学位级别】：硕士
【学位授予年份】：2012
【分类号】：TN762
【目录】：

• 摘要3-4
• Abstract4-5
• 目录5-7
• 1 绪论7-11
• 1.1 引言7
• 1.2 视频编码标准及其发展7-9
• 1.2.1 视频编码原理7-8
• 1.2.2 视频编码标准的发展8
• 1.2.3 视频编码技术研究现状8-9
• 1.3 本论文主要研究内容9-11
• 1.3.1 研究内容9-10
• 1.3.2 论文结构10-11
• 2 可编程GPU11-20
• 2.1 可编程GPU的工作原理11-12
• 2.2 CUDA概述12
• 2.3 CUDA的编程语言12-16
• 2.3.1 CUDA的硬件模型12-13
• 2.3.2 CUDA编程模式13-14
• 2.3.3 CUDA的存储模式14-15
• 2.3.4 并行线程组织15-16
• 2.4 性能优化16-19
• 2.4.1 程序并行化17
• 2.4.2 优化内存带宽17-19
• 2.4.3 优化指令吞出量19
• 2.5 本章小结19-20
• 3 H.26 4编码关键技术及其并行化20-35
• 3.1 并行计算机体系结构与分类方法20-21
• 3.2 并行编码分类21-22
• 3.2.1 空间域并行编码21-22
• 3.2.2 时间域并行编码22
• 3.3 H.264常用编码技术及其并行化22-29
• 3.3.1 游程编码22-26
• 3.3.2 Huffman编码26-27
• 3.3.3 并行的Huffman编码算法27-29
• 3.3.4 正交变换编码29
• 3.4 DCT的并行化及其优化29-34
• 3.4.1 DCT变换在CPU上的实现30-31
• 3.4.2 DCT运算在GPU上实现31-32
• 3.4.3 GPU优化策略32-34
• 3.5 本章小结34-35
• 4 基于CPU+GPU的H.264编码器的并行编码设计35-51
• 4.1 H.264编码器编码过程分析35-42
• 4.1.1 X264控制台应用程序35-37
• 4.1.2 libx264编码库37-42
• 4.2 基于CPU+GPU的宏块级并行编码方案设计42-47
• 4.2.1 编码方案的可行性分析42-44
• 4.2.2 整体设计44-45
• 4.2.3 CPU编码设计45
• 4.2.4 GPU编码设计45-47
• 4.3 实验与数据47-50
• 4.3.1 实验环境47
• 4.3.2 QCIF格式测试47-48
• 4.3.3 CIF格式测试48-50
• 4.4 本章小结50-51
• 5 总结与展望51-52
• 5.1 本文工作总结51
• 5.2 未来研究展望51-52
• 致谢52-53
• 参考文献53-57

下载全文  更多同类文献

CAJ全文下载

(如何获取全文？ 欢迎：购买知网充值卡、在线充值、在线咨询)

CAJViewer阅读器支持CAJ、PDF文件格式