每日一题-5.12-VHDL

12.下列不是Verilog HDL的关键字(C)
A. begin
B. end
C. always
D. for

VHDL里没有always ,如果要表示时序,会用进程语句process(clk)

你可能感兴趣的:(每日一题-5.12-VHDL)