(札记)Altera Stratix IV系列FPGA TRUE LVDS RX input termination 在Quartus工程中的设置方法...

 

 

       Altera Stratix IV系列FPGA Row bank的TRUE LVDS_RX支持oct（on chip termination),所以设计的时候不需要外接一个100ohm电阻。备注：我使用的是友晶科技（Terasic）的DE4。

所以当我们使用到Stratix iv系列FPGA的row bank的lvds的时候,需要设定oct。

 下图是为TRUE LVDS_RX pin添加input Termination ：value 设置为Differential。

    

 

设定方法：

1.打开Assignment Editor

    2.点击添加新的Assignment

 

3.点击Node Finder 

 

4.这个和SignalTapII有点类似，添加RX的pin

5.最后设定 Assignment Name为Input Termination，Value 为Differential。

6.用这种方法设定Row Bank 的LVDS_RX pin的input Termination了。（直接在qsf文件中添加相关语句也可以，可以完成之后对比一下qsf的变化）当然我们可以发现通过这里设定很多的东西。

总结： Stratix iv系列TRUE LVDS_RX支持on chip Termination是为了提高lvds的performance，外部不需要加电阻。

所以建立工程使用row bank lvds rx的时候要记得添加这个约束，不然效果反而下降。（col lvds 那些没有oct的，主板上电阻都焊接好了，所以不需要考虑）

小感慨： Altera 快点为 LVDS_RX ip 添加个tcl的，这样run tcl自动添加约束多好啊，不然都要研究handbook了。

 

参考资料：Stratix IV手册  http://www.altera.com/literature/hb/stratix-iv/stratix4_handbook.pdf

 

转载于:https://www.cnblogs.com/DeeZeng/archive/2011/09/16/FPGA-TRUE_LVDS_RX_oct.html