verilog多数表决器

fpga学习的第一个工程

出现的问题

ModelSim打开已建立过的工程

File -> Open

在弹出的窗口中，文件类型选.mpf

然后路径指到工程所在文件夹，选择建立的.mpf文件即可

modelsim中objects窗口为空的解决办法

点击工具栏中的“simulate”按钮，调出start smulation窗口，把窗口中最下边optimization栏中的Enable optimization项目前的钩钩去掉，然后选择仿真的文件，点击OK，就一切正常了，能看到objects了。

或者

找到modelsim安装目录下的modelsim.ini文件，将VoptFlow = 1注释掉，或者把1改为0，这样默认的状态就是不优化。

总的来说，就是优化的问题，禁止优化，你就能看到期望中的objects了。

多数表决器仿真文件

`timescale 5ns/1ns 
module dsbjq;
  reg a,b,c;
  wire f;
  v_dsnjq u1(
  .a(a),.b(b),.c(c),.f(f)
  );
  initial
  begin
    a=0;b=0;c=0;
  end
  
  always#10 {a,b,c}={a,b,c}+1;   
endmodule

module v_dsnjq(a,b,c,f);
  input a,b,c;
  output f;
  assign f=a&b|b&c|a&c;
endmodule

https://blog.csdn.net/u011837391/article/details/40589105
https://blog.csdn.net/phenixyf/article/details/15339937