现代SoC学习心得（2）

现代SoC学习心得（2）

二、前段设计和后端实现
SoC的设计流程一般为系统级设计、前端设计和后端实现。系统级设计用系统级建模语言，如SystemC，对系统进行行为级建模，描述各模块的功能。建立好各功能模块后，采用总线协议方式实现各模块的通信，包括数据总线和功能总线。前端设计流程依次为RTL（寄存器传输级）设计、RTL仿真、硬件原型验证、电路综合等。后端设计包括版图设计、物理验证和后仿真等。

RTL设计是指用硬件描述语言，如Verilog，对电路进行描述。RTL仿真是指通过建立测试平台对RTL设计的功能进行检验。硬件原型验证是指利用实际硬件，如FPGA，进行硬件原型验证。综合是指将RTL设计中的代码翻译为实际电路中的各元件和连接关系，用一张网表表示，称为“门级网表”。综合过程中，还需要频率面积等约束条件。版图设计是指将电路元器件及连接关系转换成版图设计的形式来表示。通常由自动布线工具实现版图设计。物理验证是对版图设计进行一系列的检查，包括DRC（设计规则检查）、LVS（版图电路一致性检查）、ERC（电学规则检测）。当芯片门超过百万门后，通常采用STA（静态时序分析）从电路的连接和布线来推测信号的传输时序，节省时间。

SoC的设计方法主要分为两种：基于模块的和“门海”的方法。基于模块的方法是对各个单元模块进行RTL设计、综合和版图设计，然后再顶层完成整个芯片的版图设计。“门海”的方法是对各个单元模块完成RTL，然后直接对整个芯片进行综合和版图设计。