AXI协议基础介绍

1. AXI协议接口具有高可拓展性，高速度，高带宽，读写独立管道化互联，单向通道，只需要首地址，读写并行，支持乱序，支持outstanding，支持非对齐传输，有效支持出事延迟较高的外设，但是连线接口复杂。
2. AXI接口结构分为5个独立通道，读地址和写地址通道用于传输地址和burst的特性信息；读数据和写数据通道用于主从设备之间传输数据，有效位掩码等信息，数据总线位宽可以为8、16、32、64、128、256、512、1024；写完成通道用于传输写数据的完成信息。
3. 读写传输各个通道握手信号的先后依赖关系：5个通道采用相同的valid/ready握手规则来传输地址、数据、控制。Source端产生valid表示信息准备完毕，destination产生ready表示可以接受信息。写传输中AW通道和W通道的ready/valid没有先后关系要求，但B通道的bvalid必须在wvalid/wready/wlast之后；读传输中rvalid必须在arvalid/arready之后。
4. 传输数据的结构：Burst length=AxLEN+1是每个transaction的beat数，burst size=2^AxSIZE每个beat的bytes数，burst type包括FIXED/INCR/WRAP传输方式。另外传输的数据不能跨4K边界。
5. 不同master，不同ID的传输可以乱序执行，而相同ID的传输则必须按顺序返回。
6. outstanding：AXI可以连续发送多个突发传输的首地址而无需等待之前的突发传输完成，这有助于流水处理transaction。