1. 关于mbist，网上也有介绍，觉得不错:
推荐的mbistt的博客：奋斗的猪
2.使用的工具是mbistarchitect,不是tessent。
3.工具使用的相关文档：从EETOP和工具自带的HELP文档。
4.RISK的地方有几点：
4.1 手写lib文件。
read/write cycle 跟memory时序有关。一般read 2个cycles / write 3个cycles ，总共5个cycles 。一定要满足读写的setup/hold时序关系，尽量做到时序紧凑。这部分借助仿真来保证正确性（特别是后仿）。
max_addr 设置准确，否则仿真debug不了。最好通过全地址扫描注入错误保证，前仿真时人工肉眼check是否遍历全地址。
chip_enable 等使能信号要求设置成有效电平的反向，这个通过前仿真保证。
4.2 脚本中有些信号名称/互联 不合理。
这个需要事先规划好，可以通过手动修改RTL code ，保证正确，最好脚本设置好，否则每次gen 出RTL 都要修改，迭代浪费时间。
4.3repair memory 的地址解析和ROM signature 解析串并转换。
ROM 的signature 也有直接并行bus送出来的。这个通过前仿真保证正确。
5.心得
5.1 接触新的东西最好找个简单的demo,先搞懂。
5.2起初没有完全搞懂理论不要紧，只要每一步流程节点有check机制就OK。
5.3接触新东西，觉得搞懂DEBUG方法很重要，增强自我修正能力。
5.4写CASE
1.抽取验证点
2.构思CASE结构
3.动笔先写check机制
6.补充
6.1相同memory 类型 （eg:都是16384x32）可以同在一个collar。
6.2同一个clock domain 可以同一个 controller。
6.3bist logic 中比较占面积的是compare / compress。
6.4最好 bist logic使用 模块级local clock ，关于full speed的risk。