Makefile
Makefile 速查笔记
https://segmentfault.com/a/1190000012091117
Makefile
https://www.cnblogs.com/black-mamba/category/1064885.html
Makefile模板
CROSS_COMPILE ?= arm-linux-gnueabihf-
TARGET ?= bsp
CC := $(CROSS_COMPILE)gcc
LD := $(CROSS_COMPILE)ld
OBJCOPY := $(CROSS_COMPILE)objcopy
OBJDUMP := $(CROSS_COMPILE)objdump
INCDIRS := imx6ul \
bsp/clk \
bsp/led \
bsp/delay
SRCDIRS := project \
bsp/clk \
bsp/led \
bsp/delay
INCLUDE := $(patsubst %, -I %, $(INCDIRS))
SFILES := $(foreach dir, $(SRCDIRS), $(wildcard $(dir)/*.S))
CFILES := $(foreach dir, $(SRCDIRS), $(wildcard $(dir)/*.c))
SFILENDIR := $(notdir $(SFILES))
CFILENDIR := $(notdir $(CFILES))
SOBJS := $(patsubst %, obj/%, $(SFILENDIR:.S=.o))
COBJS := $(patsubst %, obj/%, $(CFILENDIR:.c=.o))
OBJS := $(SOBJS) $(COBJS)
VPATH := $(SRCDIRS)
.PHONY: clean
$(TARGET).bin : $(OBJS)
$(LD) -Timx6ul.lds -o $(TARGET).elf $^
$(OBJCOPY) -O binary -S $(TARGET).elf $@
$(OBJDUMP) -D -m arm $(TARGET).elf > $(TARGET).dis
$(SOBJS) : obj/%.o : %.S
$(CC) -Wall -nostdlib -c -O2 $(INCLUDE) -o $@ $<
$(COBJS) : obj/%.o : %.c
$(CC) -Wall -nostdlib -c -O2 $(INCLUDE) -o $@ $<
clean:
rm -rf $(TARGET).elf $(TARGET).dis $(TARGET).bin $(COBJS) $(SOBJS)
patsubst函数
格式：$(patsubst pattern,replacement,text)
名称：模式字符串替换函数——patsubst。
功能：查找text中的单词（单词以“空格”、“Tab”或“回车”“换行”分隔）是否符合模式pattern，如果匹配的话，则以replacement替换。
这里，pattern可以包括通配符“%”，表示任意长度的字串。如果replacement中也包含“%”，那么，replacement中的这个“%”将是pattern中的那个“%”所代表的字串。（可以用“”来转义，以“%”来表示真实含义的“%”字符）
返回：函数返回被替换过后的字符串。
示例：
$(patsubst %.c,%.o, a.c b.c)
把字串“a.c b.c”符合模式[%.c]的单词替换成[%.o]，返回结果是“a.o b.o”
if函数
#if 函数的语法是:
#$(if , )
#或
#$(if ,, )
#参数是if的表达式，如果其返回的为非空字符串，那么这个表达式就相当于返回真，于是，会被计算，否则会被计算
#if函数的返回值是，
# 如果为真（非空字符串），那个会是整个函数的返回值，
# 如果为假（空字符串），那么会是整个函数的返回值，此时如果没有被定义，那么，整个函数返回空字串。
SRC_DIR := src
#if函数---设置默认值
#如果变量SRC_DIR的值不为空,则将SRC_DIR指定的目录作为SUBDIR子目录;否则将/home/src作为子目录
SUBDIR += $(if $(SRC_DIR) $(SRC_DIR),/home/src)
all:
@echo $(SUBDIR)
foreach函数
#$(foreach ,,)
#把参数中的单词逐一取出放到参数所指定的变量中，然后再执行所包含的表达式。每一次会返回一个字符串，循环过程中，
#的所返回的每个字符串会以空格分隔，最后当整个循环结束时，所返回的每个字符串所组成的整个字符串（以空格分隔）将会是foreach函数的返回值。
names := a b c d
files := $(foreach n,$(names),$(n).o)
all:
@echo $(files)
#上面的例子中，$(name)中的单词会被挨个取出，并存到变量“n”中，“$(n).o”每次根据“$(n)”计算出一个值，这些值以空格分隔，最后作为foreach函数的返回，所以，$(files)的值是“a.o b.o c.o d.o”。
#注意，foreach中的参数是一个临时的局部变量，foreach函数执行完后，参数的变量将不在作用，其作用域只在 foreach 函数当中。
findstring函数
#$(findstring , )
#功能：在字串中查找字串。
#返回：如果找到，那么返回，否则返回空字符串。
str1 := a b c
str2 := b c
#第一个函数返回“a”字符串，第二个返回空字符串
all:
@echo $(findstring a,$(str1))
@echo $(findstring a,$(str2))
wildcard函数
$(wildcard PATTERN)
函数功能: 获取匹配 PATTERN 的所有对象
返回值: 使用空格分割的匹配对象列表
strip函数
#$(strip )
#名称：去空格函数——strip。
#功能：去掉字串中开头和结尾的空字符,并将中间的多个连续空字符(如果有的话)合并为一个空字符。
#返回：返回被去掉空格的字符串值。
#说明: 空字符包括 空格,tab等不可显示的字符
#把字串" abc"开头的空格去掉,结果是"abc"。
str1 := abc
str2 := abc
str3 := a b c
all:
@echo bound$(strip $(str1))bound
@echo bound$(strip $(str2))bound
@echo bound$(strip $(str3))bound
short函数
函数名称：排序函数-$(sort LIST)
函数功能：给字串"LIST"中的单词以首字母为准进行排序(升序)，并去掉重复的单词。
返回值：空格分割的没有重复单词的字串。
函数说明：两个功能，排序和去字串中的重复单词。可以单独使用其中一个功能。
list := apple pear orange grape apple
all:
@echo $(sort $(list))
makefile之include
"include"指示符告诉 make 暂停读取当前的 Makefile，而转去读取"include"指定的一个或者多个文件，完成以后再继续当前 Makefile 的读取。
为什么要include其他文件呢?
对于一些通用的变量定义、通用规则，写在一个文件中，任意目录结构中的makefile想要使用这些通用的变量或规则时，include指定的文件就好了，而不用在每个makefile中又重写一遍。
对于源文件自动生成依赖文件(makefile之目录搜索＆自动依赖)时，将这些个依赖关系保存成文件，在需要使用时include进来，这样少了人为的干预，同时也减少的错误的发生。
include是怎样进行搜索的?
如果在当前目录下或者指定的绝对路径找不到目标文件，make将根据文件名进行查找:
a. 查找使用命令行选项 "-I" 指定的目录;
b. "/usr/gnu/include","/usr/local/include","/usr/include",如果这些目录存在的话;
当在这些目录下都没有找到“include”指定的文件时,make将会提示一个包含文件未找到的告警提示,但是不会立刻退出。而是继续处理Makefile的后续内容。当完成读取整个Makefile后,make将试图使用规则来创建通过指示符“include”指定的但未
找到的文件,当不能创建它时(没有创建这个文件的规则),make将提示致命错误并退出。
有时候，当被include的文件不重要时,也就是说是否include了，没太大关系，那么可以在include前加"-"，表示忽略该错误。
-include FILENAMES...
使用这种方式时，当所要包含的文件不存在时不会有错误提示、make也不会退出。
shell函数
shell函数不同于除“wildcard”函数之外的其它函数。make可以使用它来和外部通信。
函数功能：函数“shell”所实现的功能和shell中的引用（``）相同。实现对命令的扩展。这就意味着需要一个shell 命令作为此函数的参数，函数的返回结果是此命令在shell中的执行结果。make仅仅对它的回返结果进行处理；make将函数返回结果中的所有换行符（“\n”）或者一对“\n\r”替换为单空格；并去掉末尾的回车符号（“\n”）或者“\n\r”。进行函数展开式时，它所调用的命令（它的参数）得到执行。除对它的引用出现在规则的命令行和递归变量的定义中以外，其它决大多数情况下，make是在读取解析Makefile时完成对函数shell的展开。
返回值：函数“shell”的参数（一个shell命令）在shell环境中的执行结果。
函数说明：函数本身的返回值是其参数的执行结果，没有进行任何处理。对结果的处理是由make进行的。当对函数的引用出现在规则的命令行中，命令行在执行时函数才被展开。展开时函数参数（shell命令）的执行是在另外一个shell进程中完成的，因此需要对出现在规则命令行的多级“shell”函数引用需要谨慎处理，否则会影响效率（每一级的“shell”函数的参数都会有各自的shell进程）。
示例1：
contents := $(shell cat foo)
将变量“contents”赋值为文件“foo”的内容，文件中的换行符在变量中使用空格代替。
示例2：
files := $(shell echo *.c)
将变量“files”赋值为当前目录下所有.c文件的列表（文件名之间使用空格分割）。在shell中之行的命令是“echo .c”，此命令返回当前目录下的所有.c文件列表。上例的执行结果和函数“$(wildcard .c)”的结果相同，除非你使用的是一个奇怪的shell。
注意：通过上边的两个例子我们可以看到，当引用“shell”函数的变量定义使用直接展开式定义时，可以保证函数的展开是在make读入Makefile时完成。后续对此变量的引用就不会有展开过程。这样就可以避免规则命令行中的变量引用在命令行执行时展开的情况发生（因为展开“shell”函数需要另外的shell进程完成，影响命令的执行效率）。这也是我们建议的方式。
# we want bash as shell
#SHELL := $(shell if [ -x "$$BASH" ]; then echo $$BASH; \
# else if [ -x /bin/bash ]; then echo /bin/bash; \
# else echo sh; fi; fi)
SHELL1 := $(shell if [ -x "$$SHELL" ]; then echo $$SHELL; \
else echo 123; fi)
#makefile中
#1.怎样执行shell 命令: $(shell xxx),xxx部分就是shell script的具体内容;注意，在shell函数中调用变量时,需要使用 $$变量名
#2.makefile可以接受环境变量,例如在外面设置环境变量AAA,在makefile中能获取到;
$(info ${SHELL1})
$(info ${AAA})
origin函数
origin函数的作用是告诉你变量是哪里来的，其出生状况如何，他并不改变变量。
函数语法:
$(origin )
为变量的名字，而不是引用，所以一般没有"$"字符在前。
origin 函数通过返回值来告诉你 的出生情况。下面用实例说明：
当从来未定义过该变量时，origin 函数返回 "undefined" 。
如下面的 Makefile 代码：
all:
@echo $(origin V)
运行输出：
$ make
undefined
如果该变量为环境变量，那么返回 "enviroment" 。
如下面的 Makefile 代码：
all:
@echo $(origin USER)
运行输出：
$ make
environment
其中 USER 这个变量为系统定义的当前用户，使用 env 命令可以看到。
如果变量是个默认定义，那么返回 "default"。
如下面的 Makefile 代码：
all:
@echo $(origin CC)
运行输出：
$ make
default
如果一个变量被定义在 Makefile 文件中，那么返回 "file" 。
如下面的 Makefile 代码：
V := 1
all:
@echo $(origin V)
运行输出：
$ make
file
如果变量来自命令行，那么返回 "command line" 。
如下面的 Makefile 代码：
all:
@echo $(origin MyVar)
运行方法：
$ make MyVar="Are you ok?"
command line
如果变量被 override 被重新定义过，那么返回 "override"。
如下面的 Makefile 代码：
override SHELL = /bin/sh
all:
@echo $(origin SHELL)
运行输出：
$ make
override
上面，SHELL 原本是个环境变量，但在 Makefile 里被 override 指示符重定义过。
如果变量是自动化变量(如 @,< 等)，那么返回 "automatic" 。
如下面的 Makefile 代码：
all:
@echo $(origin @)
运行输出：
$ make
automatic
call函数
call函数是唯一一个可以创建定制化参数函数的引用函数。
支持对自定义函数的引用;
支持将一个变量定义为一个复杂的表达式，用call函数根据不同的参数对它进行展开来获取不同的结果;
函数语法:
$(call VARIABLE,PARAM,PARAM,...)
函数功能:
在执行时,将它的参数"PARAM"依次赋给临时变量"(1)","(2)".call对参数的数目没有限制，也可以没有参数值。
最后再对VARIABLE展开后的表达式进行处理.
函数返回值:
VARIABLE展开后的表达式的值
函数说明:
1. 变量VARIABLE在定义时最好定义为递归展开式;
2. call函数中对VARIABLE的调用,直接给函数或变量名就好了，不要用"$";
3. 多个PARAM使用逗号分割开,且逗号和PARAM之间不能有空格，否则会导致解析异常;(PS:我自己在这个挖过坑,因为习惯c编码时，在逗号后面加一个空格)
1. 变量的引用
1.1 变量定义为直接展开式
如果这里将VARIABLE1定义为直接展开式,最终调用call函数后，返回值为空
我的理解是,直接展开式在定义时将(1)和(2)展开,而此时它们的值为空,所以变量的值为空.当执行到call函数时，尽管带上了需要传递的参数,但PARAM((1)和(2))之前已经被展开了,故此时已经取不到传递进来的参数值.
VARIABLE1 := $(2) $(1)
$(info 1-$(VARIABLE1))
aa=$(call VARIABLE1,hello,world)
$(info 1-$(aa))
all:
@echo Done
1.2 变量定义为递归展开式
VARIABLE1 = $(2) $(1)
$(info 2-$(VARIABLE1))
aa=$(call VARIABLE1,hello,world)
$(info 2-$(aa))
all:
@echo Done
这里变量类型的定义再罗嗦一下,所谓的直接展开式,即在定义的时候立即展开;递归展开式,在定义的时候其实相当于声明,只有在实际引用时才展开.
2. 函数的引用
2.1 不带参数的函数引用
define FUNC1
$(info echo 3-"hello")
endef
$(call FUNC1)
all:
@echo Done
2.2 带参数的函数引用
define FUNC1
$(info echo 4-$(1) $(2))
endef
$(call FUNC1,hello,wolrd)
all:
@echo Done
2.3 逗号和参数之间有空格的示例
define FUNC1
$(info echo 5-$(1) $(2))
endef
$(call FUNC1, hello, wolrd)
all:
@echo Done
从执行的结果会发现,逗号和参数之间的空格也被作为参数的一部分.在这个例子中可能看不出明显的负面影响,后面我在举个栗子.
eval函数
函数原型:
$(eval text)
它的意思是 text 的内容将作为makefile的一部分而被make解析和执行。
需要注意的是该函数在执行时会对它的参数进行两次展开，第一次展开是由函数本身完成，第二次是函数展开后的结果被作为makefile内容时由make解析时展开.
1.函数二次展开示例
define MA
aa:aa.c
gcc -g -o aa aa.c
endef
$(eval $(call MA) )
会产生一个这样的编译：gcc -g -o aa aa.c
2 call与eval组合完整示例
CC=gcc
PROGRAMS=SERVER CLIENT
SERVER_OBJS:=server.o
CLIENT_OBJS:=client.o
.PHONY: all
all: $(PROGRAMS)
#define PROGRAM_TEMPLATE
#$(1):$$($(1)_OBJS)
#ALL_OBJS += $$($(1)_OBJS)
#endef
define PROGRAM_TEMPLATE
$(strip $(1)):$$($(strip $(1))_OBJS)
ALL_OBJS += $$($(strip $(1))_OBJS)
endef
#$(info 111$(ALL_OBJS))
#下面两行的区别在于call函数中 逗号和参数[$(prog)]之间的空格.
#因此,PROGRAM_TEMPLATE更好的写法是去掉参数前面的空格，如果有的话
$(foreach prog, $(PROGRAMS), $(eval $(call PROGRAM_TEMPLATE, $(prog))))
#$(foreach prog, $(PROGRAMS), $(eval $(call PROGRAM_TEMPLATE,$(prog))))
#$(info 222-$(ALL_OBJS))
$(PROGRAMS):
gcc $^ -o $@
clean:
rm -f $(ALL_OBJS) $(PROGRAMS)
makefile之变量
1 变量的定义
makefile中，变量就是一个名字，变量的值就是一个文本字符串。在makefile中的目标，依赖，命令或其他地方引用变量时，变量会被它的值替代。
Makefile 中变量和函数的展开(除规则命令行中的变量和函数以外),是在 make读取 makefile文件时进行的,这里的变量包括了使用“=”定义和使用指示符“define”定义的
3 变量的使用
一般使用'/(var)′或者′/{var}'引用变量。
3.1 两种变量定义
3.1.1 递归展开变量
这种类型的变量是通过'='或者'define'指示符定义的。
aa = $(bb)
bb = $(cc)
cc = hello
all:
echo $(aa)
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/variable/recursively_expanded_var/var1
echo (aa)中的变量aa会被展开成(bb),而变量bb又会被展开成$(cc)，而变量cc最终展开成hello。
此种类型的变量的优点在于:可以引用其他的之前没有定义的变量。
CFLAGS = $(inc_dirs) -O
inc_dirs = -Ia/include -Ib/include
最终CFLAGS会被展开为"-Ia/include -Ib/include -O"，显然这是这用很简约方便的表达方式。但是，但是，但是，也会产生问题。
Q1: 无限递归
CFLAGS = $(CFLAGS) -O
all:
echo $(CFLAGS)
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/variable/recursively_expanded_var/var2
如果变量引用了自己，那就会出现无限递归，最终makefile的执行会报错(makefile:2: * Recursive variable 'CFLAGS' references itself (eventually). Stop)退出。在多层次makefile架构中，会使编译异常。
Q2: 如果变量定义中使用了函数，会使make的执行效率降低或者会导致不可控的错误
3.1.2 直接展开变量
这种类型的变量通过':='来定义。
必须先定义，后引用;否则引用为空。
可避免无限递归问题。
CFLAGS := $(CFLAGS) -O
all:
echo $(CFLAGS)
源码路径:https://github.com/suonikeyinsuxiao/trunk/blob/master/makefile_project/variable/recursively_expanded_var/var3/makefile
echo $(CFLAGS)结果为 -O。
CFLAGS = -Wall -O
CFLAGS := $(CFLAGS) -O
all:
echo $(CFLAGS)
源码路径:https://github.com/suonikeyinsuxiao/trunk/blob/master/makefile_project/variable/recursively_expanded_var/var3/makefile2
echo $(CFLAGS)结果为 -Wall -O -O。
CFLAGS = -Wall -O
CFLAGS := $(CFLAGS) -O
CFLAGS := -O2
all:
echo $(CFLAGS)
源码路径:https://github.com/suonikeyinsuxiao/trunk/blob/master/makefile_project/variable/recursively_expanded_var/var3/makefile3
echo $(CFLAGS)结果为 -O2。
总结一下，在复杂的makefile中一般使用直接展开变量，尽量避免递归展开变量的使用。
3.2 '?='操作符
给未定义的变量赋默认值.
aa ?= hello
all:
echo $(aa)
显示 hello
aa := world
aa ?= hello
all:
echo $(aa)
显示 world
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/variable/var2
makefile之调试信息
1. 添加调试信息
执行到error时会中断，warning不中断makefile的执行， info不打印当前makefile名和行号。
a.$(warning "some text") --- warning 不中断makefile的执行，打印warning中的信息，并打印当前makefile文件名和行号。
b.$(info "some text") --- info 打印 "some text"。
c.$(error TEXT…) ---包含warning的功能，同时会中断makefile的执行并退出。
$(warning "this is warning log")
$(info "this is info log")
$(error "this is error log")
all:
gcc debug.c -o debug
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/debug/debug1
makefile之命令包&多行变量
define&endef
1. 命令包(canned recipes)&多行变量(muti-line variables)
样。也可以当作是makefile中“函数"的定义。需要注意的是该变量名不能与其他变量名冲突。
1.1 示例
1.1.1 命令包的简单使用---自定义函数
all:
@$(cmd)
define cmd
echo "test define 1"
echo "test define 2"
echo "test define 3"
endef
cmd 是命令包的名字，在define 和 endef 间的部分即是命令主体。
@符号表示不回显命令本身。
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/define/define1
makefile之伪目标
1. 伪目标的语法:
在书写伪目标时,首先需要声明伪目标,然后再定义伪目标规则.
1.1 声明伪目标:
.PHONY clean (这里声明clean是伪目标)
1.2 定义伪目标规则:
clean: (这里定义伪目标clean的规则,即伪目标的执行动作)
rm *.c
2. 伪目标的作用:
2.1 避免目标名与文件名冲突
也即，如果指定了伪目标，那么伪目标一定会被执行。
2.2 提高执行效率
当一个目标被声明为 伪目标后，makefile在执行规则时不会去试图查找隐含规则来创建它。
3. 伪目标的示例:
3.1 文件名冲突
3.1.1 当文件名冲突示例
假设，makefile 当前目录下有与伪目标clean 同名的文件clean，而makefile中没有定义伪目标clean。
#.PHONY: clean
clean:
rm temp
makefile之强制目标
强制目标
1. 定义
如果一个规则(rule_A)既没有依赖也没有命令，仅有目标(Targe_A)，并且目标名不冲突。那么，在执行这个规则的时候，目标总被认为是更新过的。如果这个目标(Target_A)作为另一个规则(rule_B)的依赖时，因为依赖总被认为更新过，那么依赖所在的规则中的命令总会被执行，即规则(rule_B)中的命令总会被执行。
2. 示例
2.1 强制执行示例
target: FORCE
gcc force.c -o target
clean:
rm target
.PHONY: FORCE
FORCE
如果将 target: FORCE 改为 target: ，在执行过一次make后，再执行时就会提示:make: 'target' is up to date.
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/FORCE/force1
2.2 强制目标名示例
强制目标的命名没有约束，只是习惯上用FORCE表示。其实，可以取任意名字。
target: aaa
gcc force.c -o target
clean:
rm target
.PHONY: aaa
aaa:
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/FORCE/force2
Makefile 自动变量之 (@D),(@F)
'$(@D)'
The directory part of the file name of the target, with the trailing slash removed. If the value of '@′isdir/foo.othen′(@D)' is dir. This value is . if '$@' does not contain a slash.
'(@D)′即是目标文件的目录部分。如果′@'是 dir/foo.o，那么'(@D)′是dir。如果′@' 是foo.o，那么'$(@D)'是 当前目录 '.' 。
'$(@F)'
The file-within-directory part of the file name of the target. If the value of '@′isdir/foo.othen′(@F)' is foo.o. '(@F)′isequivalentto′(notdir $@)'.
'(@F)′即是目标文件的文件部分。如果′@'是 dir/foo.o，那么'$(@F)'是foo.o。
makefile之目录搜索＆自动依赖
目录搜索
在一个大工程中，一般会将源文件和中间生成文件放在不同的目录，而且不会污染源码所在的目录。当需要编译不同目录下的源文件时，就需要指定路径，那么怎样让路径的表示以及源文件的引用更加灵活。就要用到目录搜索功能。
VPATH
VPATH:指定依赖文件的搜索目录，当规则的依赖文件在当前目录不存在时，make会在此变量所指定目录下去寻找这些依赖文件。
VPATH = src
all: VPATH.o
@echo compile done
%.o: %.c
gcc -c $< -o $@
依赖文件通常你可以指定全路径，那么执行make时能找到依赖文件，就会编译出对应的目标文件。但是在一个大工程中，源码的目录结构复杂，每个依赖文件都带上绝对路径，makefile看起来会非常繁琐。上面给出的例子中，只有一个依赖文件，或许你可以这样写all: src/VPATH.o, 但是当依赖文件变多，目录结构变复杂，或者需要更改目录结构时，makefile文件的改动很大。但是如果使用VPATH指定搜索目录，那么只需要关注依赖文件的文件名，然后在VPATH中指定搜索路径即可。
vpath
vpath: make的一个关键字，和VPATH的功能类似，都是指定依赖文件的搜索目录。
使用的三种方法:
vpath PATTERN DIRECTORIES
为所有符合PATTERN的文件指定搜索目录DIRECTORIES.多个目录使用空格或冒号(:)分开
vpath PATTERN
清除之前 符合 PATTERN 的文件设置路径
vpath
清除所有的已被设置的文件搜索路径
#为.c文件指定搜索目录
vpath %.c src
#为.h文件指定搜索目录
vpath %.h include
all: vpath.o
@echo compile done
%.o: %.c
gcc -MD -I include -c $< -o $@
clean:
rm *.o *.d
源码路径:https://github.com/suonikeyinsuxiao/trunk/tree/master/makefile_project/vpath/vpath/vp2
makefile vpath 中出现的.h文件，仅限于在makefile中有效。对于源文件#include的头文件仍需要使用-I + directory 指定搜索目录。
如果上例子中，将 -I include 去掉，那么make会报“src/vpath.c:2:19: fatal error: vpath.h: No such file or directory”的错误。
自动生成依赖关系
-MD 自动生成目标文件的依赖关系，并保存在*.d文件中。
#为.c文件指定搜索目录
vpath %.c src
#为.h文件指定搜索目录
vpath %.h include
all: vpath.o
@echo compile done
%.o: %.c
#gcc -MD -c $< -o $@
gcc -MD -I include -c $< -o $@
clean:
rm *.o *.d
修改src/vpath.c前，该源文件是#include "vpath.h"的。生成的vpath.d的内容是:vpath.o: src/vpath.c /usr/include/stdc-predef.h include/vpath.h
修改src/vpath.c后，即将源文件中的#include "vpath.h"注释掉。生成的vpath.d的内容是:vpath.o: src/vpath.c /usr/include/stdc-predef.h
显然少了 include/vpath.h.那使用-MD有什么作用呢。
试想，当在源文件中加入或者删除头文件时，如果不使用MD自动生成依赖关系，就需要手动的修改makefile中显示的依赖关系，显然这是一种低效的方式且容易出错。
gcc 的 "-MD"选项将自动寻找源文件中include的头文件，并生成文件的依赖关系，保存在*.d文件中。
incdirs := include include/src2
srcdirs := src src2
#指定源文件列表(由vpath处理路径问题)
srcs := vpath.c src2.c
#指定中间文件目录
objdir := obj
#指定目标文件列表
objlist := $(patsubst %.c, $(objdir)/%.o, $(srcs))
#指定gcc头文件路径
INCDIR := $(patsubst %, -I%, $(incdirs))
#为.c文件指定搜索目录
vpath %.c $(srcdirs)
#为.h文件指定搜索目录
vpath %.h $(incdirs)
.PHONY: all clean
objdir:
@echo "create obj directory"
-mkdir $(objdir)
$(objdir)/%.o: %.c
gcc -MD $(INCDIR) -c $< -o $@
all: $(objdir) $(objlist)
@echo compile done
clean:
rm $(objdir)/*.o $(objdir)/*.d $(objdir) -rf
override指示符
override指示符
通常在执行 make 时,如果通过命令行定义了一个变量,那么它将替代在 Makefile中出现的同名变量的定义。
就是说,对于一个在 Makefile 中使用常规方式(使用“=”、“:=”或者“define”)定义的变量,我们可以在执行 make 时通过命令行方式重新指定这个变量的值,命令行指定的值将替代出现在 Makefile 中此变量的值。
如果不希望命令行指定的变量值替代在 Makefile 中的变量定义,那么我们需要在 Makefile 中使用指示符“override”来对这个变量进行声明。
override作用
保护makefile中定义的变量的值;
提供一种在makefile中增加或者修改命令行参数的方式;
实际情况下,我们经常会有这种需求:通过命令行指定一些附加的参数选项,对于一些通用的参数选项在makefile中指定.
1 保护makefile中定义变量值示例
1.1 没有使用override的情况
make命令行指定的变量值将会覆盖makefile中定义的同名的变量值
SRCS := A.c B.c C.c
all:
@echo "SRCS: " $(SRCS)
1.2 使用override的情况
make命令行指定的变量值将不会覆盖makefile中定义的同名的变量值，所以override有保护makefile中变量值不被命令行参数修改的作用。
override SRCS := A.c B.c C.c
all:
@echo "SRCS: " $(SRCS)
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CID4Y9Mp-1594866578200)(https://img2018.cnblogs.com/blog/593387/201809/593387-20180917074321855-504185468.png)]
2 修改makefile中定义变量值的示例
#使用override进行追加的变量的原来指定的值不会被命令行参数覆盖,而且会追加命令行指定的值
override CFLAGS += -g
all:
@echo $(CFLAGS)
