Verilog/数电 知识点随记(2)

1、触发器(以与非门为例,或非门可自行推导)
  • 基本RS触发器

Verilog/数电 知识点随记(2)_第1张图片

钟控RS触发器

其中红色框图为基本RS触发器结构,特征方程为 Q n + 1 = S D ‾ + R D Q Q^{n+1}=\overline{S_D}+R_DQ Qn+1=SD+RDQ, 限制条件为 R D + S D = 1 R_D+S_D=1 RD+SD=1

  • 钟控RS触发器

1、各种钟控触发器相对与基本RS触发器,其状态转换由时钟控制,输入变化不一定会导致输出立即变化,而是按照一定的节拍进行动作;
2、CP=0: 触发器保持;CP=1: 特征方程为 Q n + 1 = S + R ‾ Q Q^{n+1}=S+\overline{R}Q Qn+1=S+RQ,限制条件为 R S = 0 RS=0 RS=0

  • 钟控D触发器
    Verilog/数电 知识点随记(2)_第2张图片
钟控D触发器

CP=0: 触发器保持;CP=1: 特征方程为 Q n + 1 = D Q^{n+1}=D Qn+1=D

  • 钟控JK触发器
    Verilog/数电 知识点随记(2)_第3张图片
钟控JK触发器

Verilog/数电 知识点随记(2)_第4张图片

钟控JK触发器转钟控D触发器

1、CP=0: 触发器保持;CP=1: 特征方程为 Q n + 1 = J Q ‾ + K ‾ Q Q^{n+1}=J\overline{Q}+\overline{K}Q Qn+1=JQ+KQ
2、可以将 K K K输入端变成 J ‾ \overline{J} J,使得JK触发器转化为 D D D触发器, Q n + 1 = J Q ‾ + J Q = J Q^{n+1}=J\overline{Q}+JQ=J Qn+1=JQ+JQ=J

  • 钟控T触发器
    Verilog/数电 知识点随记(2)_第5张图片
钟控T触发器

钟控T触发器即将JK触发器两个端口输入相同,CP=0: 触发器保持;CP=1: 特征方程 Q n + 1 = T Q ‾ + T ‾ Q = T ⊕ Q Q^{n+1}=T\overline{Q}+\overline{T}Q=T \oplus Q Qn+1=TQ+TQ=TQ

2、与非门 三极管搭建

Verilog/数电 知识点随记(2)_第6张图片
参考: 三极管搭的逻辑门

微信公众号:通信随笔XIDIAN

在这里插入图片描述

你可能感兴趣的:(数电,触发器,数电)