VHDL实现全加器

VHDL实现全加器

在这里插入图片描述
1.一位全加器
全加器是能够计算低位进位的二进制加法电路,一位全加器(FA)的逻辑表达式为:
F=A⊕B⊕Ci
Co=Ci(A⊕B)+AB
其中A,B为要相加的数,Ci为进位输入;F为和,Co是进位输出
真值表如下:
VHDL实现全加器_第1张图片
原理图如下:
VHDL实现全加器_第2张图片
因此在设计实体时,选定三输入二输出:

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED;
ENTITY homework5 IS
	PORT(
		a,b,ci:IN STD_LOGIC;
		f,co:OUT STD_LOGIC
	);
END homework5;
ARCHITECTURE yejiayu OF homework5 IS
BEGIN
	f<=(a XOR b)XOR ci;               --F=A⊕B⊕Ci
	co<=((a XOR b)AND ci)OR(a AND b); --Co=Ci(A⊕B)+AB
END yejiayu;

保存编译后仿真如下:
VHDL实现全加器_第3张图片
2.四位全加器
VHDL实现全加器_第4张图片
(1)元件例化方法实现:
VHDL实现全加器_第5张图片

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY	homework6 IS
	PORT(
	A0,A1,A2,A3,B0,B1,B2,B3:IN STD_LOGIC;
	F0,F1,F2,F3:OUT STD_LOGIC;
	CI:IN STD_LOGIC;
	CO:OUT STD_LOGIC
	);
END homework6;
ARCHITECTURE yejiayu OF homework6 IS
COMPONENT homework5						--COMPONENT语句来实现元件例化方法
	PORT(
	a,b,ci:IN STD_LOGIC;
	f,co:OUT STD_LOGIC
	);
END COMPONENT homework5;
SIGNAL S0,S1,S2:STD_LOGIC;
BEGIN
	U1:homework5 port map(A0,B0,CI,F0,S0);
	U2:homework5 port map(A1,B1,S0,F1,S1);
	U3:homework5 port map(A2,B2,S1,F2,S2);
	U4:homework5 port map(A3,B3,S2,F3,CO);
END yejiayu;

其中的homework5为上方一位全加器的实体文件
(接下来注意!!!)
首先,打开quratusII点击打开homework5文件
VHDL实现全加器_第6张图片

接着新建VHDL文件,写入四位全加器代码,保存至同一文件夹(必须在同一文件夹!!!)
VHDL实现全加器_第7张图片
接着在编译前点击settings按钮改变顺序(不然编译的是homework5当时我就倒在了这里)
在这里插入图片描述
VHDL实现全加器_第8张图片
选择homework6
VHDL实现全加器_第9张图片
再进行编译仿真
VHDL实现全加器_第10张图片

(2)简化实现四位全加器
通过调用 STD_LOGIC_UNSIGNED 包中的“+”号方法设计一个4位全加器
代码如下:

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY homework7 IS
PORT(
	A,B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
	F:OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
END homework7;
ARCHITECTURE yejiayu OF homework7 IS
BEGIN
PROCESS(A,B)
BEGIN
	F<="00000"+A+B;
END PROCESS;
END yejiayu;

编译仿真:
VHDL实现全加器_第11张图片
ᵎ(•̀㉨•́)و ̑̑ 加油

你可能感兴趣的:(VHDL,java,vhdl)