cadance 版图配置环境（以SMIC40nm为例说明）

1、文件准备

在实验室服务器上找到SMIC40nm的单元库版图文件GDS（.GDS文件时包含标准单元版图信息的文件）

0

2、建立文件

step1:

建立你版图的工作文件夹，因为在后面RUN （DRC\LVS\PEX）的时候会生成很多仿真文件，因此可以先建立文件夹，将每个仿真的结果分类。

如分别建立

configuration （以后你自己画版图建库，全生成这里)

DRC (存放电气规则结果)

LVS (存放版图与网表对比的结果)

PEX (版图寄生参数提取)

PROCESS （最好用来存放单元的.GDS、technify.tf display.drf 文件）

step2:

使用linux 服务终端进入configuration 目录下，使用icfb&指令打开cadence

file>library path editor>save在configuration目录下保存cds.lib

然后打开 cds.lib 将你所需要的layout design 的地址信息添加进去

step3:

打开candence ,新建一个libary（可以任意）, compile a new technify,并选择PROCESS目录下备好的technify.tf

3、导入标准单元的GDS

备注：

1、先在对应的技术库中新建一个单元库

2、导入版图库时，不需要指定top cell

3、LSW不全的情况，怎么办？要记得在导入时选上ASCII Technology file (techfile.tf)

step1:

3

step2:

4

4、导入显示文件 display.drf

step1:随便打开已导入好的单元库的一个版图，在 LSW一栏的Edit 菜单下的Display source editor 的菜单下，在Filter 框中将PROCESS中的display.drf选中 在selection 框中保存新的display.drf（可以覆盖，名字一样无所谓），然后保存，关闭，再打开显示就正常了。

5、跑DRC、LVS、PEX（要先再库里选好对应的setup规则文件，绿色为正确，红色为错误）

注意：做LVS的时候layout vs netlist,每次修改版图，也需要修改特定的.cdl文件，并且.cdl中有包含empty_subckt.sp_cal文件，如果拷给别人用或者移动目录的时候要记得修改

附：

1、GDS的导出

step1:

1

step2:

2

备注：当指定top cell name 时 导出的是单一版图的.gds ；当不指定top cell 时，导出所有

2、版图共享

画好了版图，如何给别人用？

Step1：将整个版图design 文件拷到对方的配置目录下

Step2：在对方的目录下启动cadence，并打开library path editor，将库名称和路径添加进去

5

Step3: view-refresh，完成！